Сумматоры
К155ИМ1- одноразрядный последовательный сумматорс парафазным выходом значения суммы. Бит слагаемого А может быть подан на один из 4 входов(А1, А2, А3, А4), бит слагаемого В на один из входов(В1, В2, В3, В4). Если необходимо подать на сумматор бит слагаемого в прямом виде, его следует подавать на входы 1 либо 2, либо на объединенный вход 1 и 2. При этом на незадействованный входы 3 и 4 необходимо подать сигнал «1». Если бит слагаемого необходимо подать в инверсном виде, то этот бит необходимо подать на входы 3 или 4 или одновременно на два этих входа. При этом на незадействованные входы 1 и 2, необходимо подать сигнал 0. Следует учесть, что выход переноса в сумматоре инверсный, а вход переноса прямой. Это используется при построении много разрядного сумматора с чередованием инверсного переноса.
Выполнен в корпусе, имеющем 14 выводов. Вывод 7 - общий(земля), вывод 14 - питание(+5в).
К155ИМ2- двухразрядный параллельный сумматор со входом переноса в младший разряд. Сумматор осуществляет сложение двух кодов двухразрядных чисел (А и В) и бита переноса в младший разряд. На выходах формируется 2 разряда суммы и бит переноса старшего разряда. В общем случае 3 выхода микросхемы можно трактовать как 3-х разрядную сумму. Выполнен в корпусе, имеющем 14 выводов.
К155ИМ3- четырехразрядный параллельный сумматор со входом переноса в младший разряд. Сумматор осуществляет сложение двух кодов четырехразрядных чисел (А и В) и бита переноса в младший разряд. На выходах формируется 4 разряда суммы и бит переноса старшего разряда. В общем случае 5 выходов микросхемы можно трактовать как 5-ти разрядную сумму. Выполнен в корпусе, имеющем 14 выводов.
К555ИМ5- два одноразрядных сумматора с входом переноса в младший разряд. Сумматор осуществляет сложение двух кодов одноразрядных чисел (А и В) и бита переноса в младший разряд. На выходах формируется 1 разряд суммы и бит переноса старшего разряда. В данной схеме можно реализовать двухразрядный сумматор с последовательным переносом как показано на примере. При таком подключении можно получить 3-х разрядную сумму.
Элементы для обработки кодов
К155ИП2- схема свертки байта с четным (E) и нечетным (0) и выходами. В рабочем состоянии на входы DE, D0 подается парафазный код 10 или 01. В этом режиме код на выходах схемы зависит от четности единиц кода, поданного на входы D0-D7. Если в коде четное число единиц, то набор, поданный на входы DE, D0, транслируется на выходы Е и 0 без изменений. Если же нечетное, то набор на выходе инвертируется и выставляется на выходах инверсно. При подаче на входы DE, D 0 одинаковых сигналов, вне зависимости от кода на входах D0-D7, на выходах Е и 0 также будут установлены одинаковые сигналы, но инверсно к входам. Например, если на входе DE=D 0=1, на выходах Е = 0 =0. Выполнена в корпусе, имеющем 14 выводов. Вывод 7 - общий(земля), вывод 14 - питание(+5в).
Работа К 155 ИП2
К155ИП3 - настраиваемая схема предназначенная для обработки двух четырехразрядных кодов (А и В). Обработка может быть как логическая(поразрядная) при М =1, так и арифметическая при М =0. В зависимости от кода настройки, поданного на входы(V3, V2, V1, V0) и в соответствии с таблицей схема настраивается на выполнение различных операций. Вход и выход переноса (P) в схеме - инверсные. На выходах R и G формируются функции распространения и генерации переноса из группы. На выходе К устанавливается «1», когда все выходы F1, F2, F3, F4 равны «1». Выход К - выход с открытым коллектором. Выполнена в корпусе, имеющем 24 вывода.
Таблица режимов ИПЗ (положительная логика)
К155ИП4 – четырехразрядный блок ускоренного формирования переноса имеет входы подготовительных функций генерации и распространения предыдущего порядка, инверсный вход переноса из младших разрядов, инверсные выходы переносов и выходы генерации и распространения следующего порядка. Выполнен в корпусе, имеющем 16 выводов.
К555СП1 – схема сравнения двух четырехразрядных двоичных кодов или двух двоичнодесятичных чисел. Имеет три входа А=В, А> В, А< В для каскадного подключения и три выхода результата выполнения операции сравнения. Выполнен в корпусе, имеющем 16 выводов.
Шинные формирователи
К589АП16 – схема для обеспечения коммутации между тремя четырехразрядными шинами. Выходы В и С имеют три состояния – «0», «1», «Z». Состояние «Z» или высокоомное состояние предполагает отключение выходов от шины. Вход ВК управляет их включением. Кроме этого, Выходы В являются двунаправленными. При ВК=1 входы В и С находятся в третьем состоянии и передача данных через схему не происходит. При ВК=0 включаются входы В и С и направление коммутации зависит от входа УВ. При УВ=0 выполняется коммутация входов А на выходы В. При УВ=1 Направление передачи по линиям В меняется и они становятся входами и выполняется коммутация между входами В и выходами С. К589АП26 работает абсолютно аналогично К589АП16. Единственное отличие – входы/выходы В являются инверсными. Выполнен в корпусе, имеющем 16 выводов.
|