Особливості архітектури процесорів шостого покоління. Давайте приділимо небагато уваги роз'ємам, в які вставляються процесори.

Особливості архітектури процесорів шостого покоління

Основними особливостями процесорів шостого покоління динамічне виконання, поліпшене суперскалярне виконання, архітектура подвійної незалежної шини (DIB, Dual Independent Bus).

Завдяки динамічному виконанню процесор може паралельно обробляти велику кількість команд. Основні особливості динамічного виконання наступні:

* множинний прогноз галужень; цей засіб призначений для прогнозування значення лічильника команд при виконанні команд галуження;

* аналіз потоку даних, завдяки якому можна одержати інформацію, необхідну для планування виконання команд, незалежно від їх первинного порядку в програмі;

* що попереджує виконання, яке "передбачає" зміни лічильника команд і виконує команди, результати яких, ймовірно, незабаром знадобляться.

Прогноз галуження раніше використовувався тільки у високопродуктивних універсальних процесорах. Цей засіб дозволяє повністю задіювати можливості конвейєра команд процесора, що сприяє підвищенню швидкодії. У спеціальному пристрої вибірки і дешифрации команд використовується високооптимізований алгоритм прогнозу галуження, завдяки якому вдається з великою точністю прогнозувати потік і результати команд, які будуть виконані після декількох команд галуження, викликів процедур і повернень. Робота цього алгоритму подібна виробленню множинних стратегій шахістом, який в процесі гри, передбачаючи стратегію супротивника, як би переміщається в майбутнє. Прогнозуючи результати команд наперед, можна уникнути затримок при виконанні інших команд.

Засіб аналізу потоку даних досліджує цей потік через процесор, щоб запобігти неправильному порядку виконання команд. Спеціальний модуль диспетчеризації і виконання команд в процесорі контролює багато команд і може обробляти їх в такому порядку, при якому множинні суперскалярні модулі виконання команд використовуються оптимально. Виконання команд в невідповідному порядку може привести до того, що модулі виконання команд будуть зайняті навіть в тому випадку, якщо із-за промахів кеша і залежності команди від результатів інших команд вони були припинені.

Що попереджує виконання - можливість процесорів виконувати команди з випередженням фактичного значення лічильника команд. Пристрій диспетчеризації і виконання команд процесора використовує результати аналізу потоку даних для виконання всіх доступних команд з пулу команд і зберігає результати в тимчасових регістрах. Потім спеціальний модуль (модуль витіснення результатів) відшукує в списку команд завершені команди, які більше не залежать від даних, що обчислюються в інших командах, або від інших команд галуження. Коли такі завершені команди знайдені, модуль витіснення або відповідні засоби, передбачені в стандартній архітектурі Intel, запам'ятовують їх результати таким чином, як у разі виконання цих команд у порядку їх первинного розташування. Після цього список команд від них звільняється.

Динамічне виконання, по суті, ліквідовує недоліки і залежність від лінійного (послідовного) виконання команд. Підтримуючи незалежне від лінійного розташування виконання команд, цей засіб може запобігти затримкам в модулях обробки команд, що виникають унаслідок очікування даних з пам'яті. Не дивлячись на те що пристрій прогнозу порядку команд допомагає змінити порядок виконання, результати записуються так, як якби команди виконувалися в первинному порядку. Тому процесор Р6 точно так, як і процесори Р5 (Pentium) і раніші, може виконувати наявне програмне забезпечення, але тільки значно швидше!

Іншою новиною Р6 є архітектура подвійної незалежної шини. Процесор має дві шини даних: одну - для системи (системної плати), іншу - для кеш-пам'яті. Завдяки цьому істотно підвищилася швидкодія кеш-пам'яті.

Для обходу вузького місця — зовнішньої шини — в Р6 застосована архітектура подвійної незалежної шини DIB (Dual Independent Bus), що реалізовує, по суті, дві окремі шини. Одна з цих шин використовується тільки для зв'язку з кристалом вторинного кеша, розташованим в тому ж корпусі мікросхеми або картріджі, що і процесор. Ця шина є локальною в геометричному сенсі — провідники мають довжину порядку одиниць сантиметрів, що дозволяє використовувати її на високій частоті того, що тактує, аж до частоти ядра. Значний об'єм вторинного кеша забезпечує задоволення більшості запитів до пам'яті суто локально, при цьому коефіцієнт завантаження внутрішньої щины досягає 90 %. Друга шина процесорного кристала виходить на зовнішні виведення мікросхеми (картріджа), і є системною, або «фасадною» шиною FSB (Front-Side Bus) процесора P6. Ця шина працює на зовнішній частоті незалежно від внутрішньої шини. За статистикою роботи із додаткими середини 90-х років завантаження процесором зовнішньої шини для звичайних «настільних» застосувань складає близько 10 % від її пропускної спроможності, а для серверних застосувань може досягати 60 % при чотирипроцесорній конфігурації. Таким чином, обмежена пропускна спроможність зовнішньої шини (533 Мбайт/с при 66,67 Мгц і 1064 Мбайт/с при 133 Мгц в піке пакетної передачі) перестає служити чинником, знецінюючим продуктивність процесора. Проте для сучасних процесорів і застосувань і цієї пропускної спроможності вже не вистачає. Зниження навантаження на зовнішню шину дозволяє ефективно використовувати багатопроцесорну архітектуру. Системна шина P6 ефективніша для об'єднання процесорів по симетричній архітектурі, чим шини попередніх процесорів, оптимізовані для обміну з пам'яттю. Вона дозволяє без додаткових схем об'єднувати до чотирьох процесорів, хоча в звичайних процесорах Pentium II/III можливості об'єднання урізані двох.

Процесори покоління Р5 мали тільки одиночну шину процесора на системній плати, і всі дані, включаючи передавані в кеш і з нього, передавалися по ній. Основна проблема полягала в тому, що швидкодію кеш-пам'яті було обмежено тактовою частотою шини системної плати, яка дорівнювала 66 Мгц. У процесорах шостого покоління кеш-пам'ять може працювати на тактовій частоті 500 Мгц або вище, а оперативна пам'ять (SDRAM) - з тактовою частотою 66 і 100 Мгц, через це виникла необхідність помістити кеш другого рівня ближче до процесора. Було ухвалене рішення під'єднати до процесора додаткову шину, звану спеціалізованою (або виділеної) шиною кеша. Кеш-пам'ять другого рівня була сполучений з цією шиною і могла працювати на будь-якій тактовій частоті. Спочатку це було реалізовано в Pentium Pro, де кеш-пам'ять другого рівня була встановлена в корпусі процесора і працювала на його тактовій частоті, а не на частоті системної шини. Проте таке рішення виявилося дуже дорогим, і тому кеш-пам'ять другого рівня була переміщений з корпусу процесора на картрідж, в який упаковується Pentium II. В цьому випадку шина кеша могла працювати на будь-якій тактовій частоті, і спочатку вона працювала на частоті, удвічі меншої тактової частоти процесора. За наявності кеша на додатковій шині, безпосередньо сполученій з процесором, його швидкодія сумірно з швидкодією процесора. Якби швидкодія кеша обмежувалася тактовою частотою системної плати (наприклад, 66 або 100 Мгц), як у разі використання гнізда типу Socket 7 (процесор Р5), тактова частота кеш-пам'яті була б рівна 66 Мгц, навіть якщо частота процесора дорівнювала б 333 Мгц; на новішій плати кеш "зав'язнув" би на тактовій частоті 100 Мгц при частоті процесора 500 Мгц і вище. У міру зростання тактової частоти процесора з подвійною незалежною шиною за рахунок вищих множників тактової частоти системної плати швидкодія кеша збільшується та ж кількість раз, що і тактова частота процесора. Іншими словами, швидкодія кеш-пам'яті на подвійній незалежній шині збільшується пропорційно швидкодії процесора!

Архітектура подвійної незалежної шини необхідна для підвищення ефективності процесора, що працює на тактовій частоті 300 Мгц і вище. Із старим гніздом типу Socket 7 (для процесорів Р5) таких тактових частот досягти було неможливо і довелося б нести величезні втрати в ефективності із-за повільної (прив'язаної до тактової частоти системної плати) кеш-пам'яті другого рівня. Саме тому тактова частота процесорів Pentium класу Р5 не перевершує 266 Мгц; процесори Р6 працюють на тактових частотах 1000 Мгц і вище.

Нарешті, в архітектурі Р6 були розширені обчислювальні можливості суперскаляра процесорів Р5: додані нові пристрої виконання команд, а команди розбиті на спеціальні мікрооперації.

Якщо ви пам'ятаєте, Р5 мав тільки два модулі виконання команд, тоді як Р6 має не менше шести окремих спеціалізованих (виділених) модулів. Такий суперскаляр називається трьохконвейєрним (множинні модулі виконання команд можуть виконувати до трьох команд в одному циклі). Крім всього іншого, в архітектуру Р6 вбудована підтримка багатопроцесорної системи, вдосконалені засоби виявлення і виправлення помилок, а також оптимізовано виконання 32-розрядного програмного забезпечення.

Pentium Pro, Pentium II/III і інші процесори шостого покоління - це не просто Pentium з вищою швидкодією, вони мають багато додаткових можливостей і більш довершена архітектура. Давайте тепер безпосередньо розглянемо які ж мікропроцесори Intel випустив на описаної нами архітектури.