Описание системы команд и программная модель АVR

 

Так же, как и у других встраиваемых микроконтроллеров, система команд АVR включает команды арифметических и логических операций, команды передачи данных, команды, управляющие последовательностью выполнения программы и команды операций с битами.

Имея 16-разрядную ячейку памяти программ, АVR отличаются богатством своей системы команд по сравнению с другими RISC-микроконтроллерами.

Для удобства написания и анализа программ всем операциям из системы команд, помимо двоичного кода, сопоставлены мнемокоды ассемблера (символические обозначения операций), которые используются при создании исходного текста программы. Специальные программы-трансляторы переводят символические обозначения в двоичные коды.

Система команд АVR-микроконтроллеров, приведенная в Таблице команд, содержит 135 инструкций.

Младшие модели АVR не имеют некоторых команд из приведенного списка. Основное отличие заключается в том, что старые микроконтроллеры (АТ90S1200, АТinу 10/11), у которых отсутствует SRАМ, не содержат и соответствующих команд работы с оперативной памятью. Кроме того, АТ90S1200 не имеет команд АDIW, SBIW, IJМР, SCALL, LPМ, а АТinу10/11 - команд АDIW, SBIW, IJМР, SCALL.

Только Меgа АVR имеют двухсловные, выполняемые за три такта, команды абсолютных переходов JМР и CALL. Всем остальным типам АVR (Тiпу и устаревшей группе Сlassic) эти медленные команды не нужны, так как все адресное пространство объемом до 4К слов достижимо при помощи команд относительных переходов RJМР, RСАLL.

Также особняком стоит команда ЕLРМ страничного чтения FLASH памяти, которая необходима для микроконтроллеров с увеличенным размером памяти программ.

Подсчитывая количество инструкций в системе команд АVR, следует обратить внимание на то, что для двух команд из группы арифметиче­ских операций существует по два мнемокода. Мнемокоды АNDI и СВR а также ORI и SBR дублируют друг друга, то есть транслируются в один и тот же двоичный код. Выбор между ними программист может выполнять произвольно в зависимости от контекста программы.

Итак, АVR-микроконтроллеры в зависимости от типа имеют 88/116/118/128/129/133 мнемокодов или 90/118/120/130/131/135 различных двоичных кодов команд.

Специальная директива ассемблера.device<тип АVR> обеспечивает контроль соответствия команд, используемых в тексте программы, типу указанного процессора.

При переходе от младших к старшим моделям АVR существует совместимость в смысле системы команд, однако необходимо помнить, что адреса векторов прерывания одних и тех же периферийных узлов у различных типов АVR различны, что требует внесения соответствующих изменений в программу при ее переносе на другой тип АVR.

На рисунке 3.3 изображена программная модель АVR - микроконтроллеров, на которой представлены программно-доступные ресурсы АVR. Центральным блоком на этой диаграмме является регистровый файл из 32 оперативных регистров (R0-R31), непосредственно доступных АLU.

Старшие регистры (рис. 3.4) объединены парами и образуют три 16-разрядных регистра, предназначенных для косвенной адресации ячеек памяти (АVR, в которых отсутствует статическая оперативная память SRАМ, имеют только один 16-битный регистр Z).

 

Все арифметические и логические операции, а также часть операций с битами выполняются в АLU только над содержимым оперативных регистров. Следует обратить внимание на то, что команды, которые в качестве второго операнда имеют константу (SUBI, SВС1, АNDI, ОRI, SВR, СВR), могут использовать в качестве первого операнда только регистры из второй половины регистрового файла (R16-R31). Команды 16-разрядного сложе­ния с константой АDIW и вычитания константы SBIW в качестве первого операнда используют только регистры R24, R26, R28, R30.

Во время выполнения арифметических и логических операций или операций с битами АLU формирует те или иные признаки результата операции, то есть устанавливает или сбрасывает биты в регистре состояния SREG (Status Register) (рис. 3.5).

- Бит С (саrrу) устанавливается, если во время выполнения операции был перенос из старшего разряда результата;

- Бит 2 (zего) устанавливается, если результат операции равен 0;

- Бит N устанавливается, если МSВ (Моst Significant Bit - старший бит) результата равен 1 (правильно показывает знак результата, если не было переполнения разрядной сетки знакового числа);

- Бит V устанавливается, если во время выполнения операции было переполнение разрядной сетки знакового результата;

- Бит S = N + V (правильно показывает знак результата и при переполнении разрядной сетки знакового числа);

- Бит Н устанавливается, если во время выполнения операции был перенос из 3-го разряда результата;

- Бит Т - флаг пересылки;

- Бит I - флаг разрешения/запрещения глобального прерывания.

Признаки результата операции могут затем использоваться в программе для выполнения дальнейших арифметико-логических операций или команд условных переходов.

Для хранения оперативных данных программист, кроме регистрового файла, может использовать внутреннюю и внешнюю (если они имеются) блоки SRАМ (рис. 3.3).

Работа с внешней SRАМ может быть программно разрешена/запрещена установкой/сбросом бита SRЕ в регистре ввода/вывода МCUSR.

Операции обмена с внутренней оперативной памятью АVR-микроконтроллер выполняет за два машинных цикла. Доступ к внешней SRАМ требует одного дополнительного цикла на каждый байт по сравнению с внутренней памятью. Кроме того, установкой бита SRW в регистре ввода/вывода МCUSR можно программно увеличить время обмена с внешней SRАМ еще на один дополнительный машинный цикл ожидания.

Выполнять арифметико-логические операции и операции сдвига непосредственно над содержимым ячеек памяти нельзя. Нельзя также записать константу или очистить содержимое ячейки памяти. Система команд АVR позволяет лишь выполнять операции обмена данными между ячейками SRАМ и оперативными регистрами. Достоинством системы команд можно считать разнообразные режимы адресации ячеек памяти. Кроме прямой адресации имеются следующие режимы: косвенная, косвенная с постинкрементом, косвенная с преддекрементом и косвенная со смещением.

Поскольку внутренняя и внешняя SRАМ входят в единое адресное пространство (вместе с оперативными регистрами и регистрами ввода/вывода), то для доступа к ячейкам внутренней и внешней памяти используются одни и те же команды.

В ячейках оперативной памяти организуется системный стек, который используется автоматически для хранения адресов возврата при выполнении подпрограмм, а также может использоваться программистом для временного хранения содержимого оперативных регистров (команды РUSН и РОР). (Микроконтроллеры, не имеющие SRАМ, имеют трехуровневый аппаратный стек).

Следует иметь в виду, что если стек располагается во внешней SRАМ, то вызовы подпрограмм и возвраты из них, требуют двух дополнительных циклов, Если бит SRW не установлен, и четырех, если бит SRW установлен.

Размер стека, организуемого в оперативной памяти, ограничен лишь размерами этой памяти. Если микроконтроллер содержит на кристалле 128 байт внутренней SRAM и не имеет возможности подключения внешней SRAM, то в качестве указателя вершины стека используется регистр ввода/вывода SPL. Если есть возможность подключения внешней памяти или внутренняя память имеет размеры 256 байт и больше, то указатель стека состоит из двух регистров ввода/вывода SPL и SPН.

При занесении числа в стек автоматически выполняются следующие действия:

1. Число записывается в ячейку памяти по адресу, хранящемуся в указателе стека. (SPН: SPН) <-число;

2. Содержимое указателя стека уменьшается на единицу.

SPН: SPН = SPН: SPН -1.

Обратные действия выполняются при извлечении числа из стека:

1. Содержимое указателя увеличивается на 1. SPН: SPН = SPН: SPН + 1;

2. Число извлекается из ячейки памяти с адресом, хранящимся в указателе стека. (SPН: SPН) -> число.

Стек растет от старших адресов к младшим, а начальное значение указателя стека после сброса равно нулю. Поэтому программист АVR. обязательно должен в инициализирующей части программы позаботиться об установке указателя стека, если он предполагает использовать хотя бы одну подпрограмму.

Регистры ввода/вывода, также изображенные на рисунке 3.3, представляют собой набор регистров управления процессорного ядра и регистров управления и данных аппаратных узлов АVR-микроконтроллера. Регистрами ввода/вывода являются упоминавшиеся регистры SREG, МСUSR. и указатель стека SPН: SPН а также регистры, управляющие системой прерывания микроконтроллера, режимами подключения ЕЕРRОМ памяти, сторожевым таймером, портами ввода/вывода и другими периферийными узлами. Изучать данные регистры удобно одновременно с изучением конкретного периферийного узла.

Все регистры ввода/вывода могут считываться и записываться через оперативные регистры при помощи команд IN, ОUТ. Регистры ввода/вывода, имеющие адреса в диапазоне $00 - $1F (знак $ указывает на шестнадцатеричную систему счисления), обладают возможностью побитовой адресации. Непосредственная установка и сброс отдельных разрядов этих регистров выполняется командами 8В1 и СВ1. Для признаков результата операции, которые являются битами регистра ввода/вывода SREG, имеется целый набор команд установки и сброса. Команды условных переходов в качестве своих операндов могут иметь как биты - признаки результата операции, так и отдельные разряды побитно адресуемых регистров ввода/вывода.

Регистровый файл, блок регистров ввода/вывода и оперативная память, как показано на рис. 3.3, образуют единое адресное пространство, что дает возможность при программировании обращаться к 32 оперативным регистрам и к регистрам ввода/вывода как к ячейкам памяти, используя команды доступа к SRАМ (в том числе и с косвенной адресацией).

На рисунке 3.3 показано распределение адресов в едином адресном пространстве. Младшие 32 адреса ($0 - $1F) соответствуют оперативным регистрам. Следующие 64 адреса ($20 - $5F) зарезервированы для регистров ввода/вывода. Внутренняя SRАМ у всех АVR начинается с адреса $60.

Таким образом, регистры ввода/вывода имеют двойную нумерацию. Если используются команды IN ОUТ, SBI, СВI, SBIC, SBIS, то следует использовать нумерацию регистров ввода/вывода, начинающуюся с нуля. Если же к регистрам ввода/вывода доступ осуществляется как к ячейкам памяти, то необходимо использовать нумерацию единого адресного про­странства оперативной памяти данных АVR. Очевидно, что адрес в едином адресном пространстве памяти данных получается путем прибавления числа $20 к основному адресу регистра ввода/вывода.

Отметим, что регистры ввода/вывода не полностью используют отведенные для них 64 адреса. Неиспользуемые адреса зарезервированы для будущих применений, дополнительных ячеек памяти по этим адресам не существует.

Следует также иметь в виду, что у разных типов АVR одни и те же регистры ввода/вывода могут иметь различные адреса. Для того, чтобы обеспечить переносимость программного обеспечения с одного типа кристалла на другой, следует использовать в программе стандартные, принятые в оригинальной фирменной документации, символические имена регистров ввода/вывода, а соответствие этих имен реальным адресам зада­вать, подключая в начале своей программы (при помощи директивы ассемблера.INCLUDE) файл определения адресов регистров ввода/вывода.

Файлы определения адресов регистров ввода/вывода имеют расширение.тс. oни созданы разработчиками фирмы АТМЕL и свободно распространяются вместе с документацией на АVR-микроконтроллеры. В этих файлах задается соответствие символических имен основным адре­сам регистров ввода/вывода. Если для обращения к регистру вво прибавить число $20.

Кроме оперативной памяти программно доступными ресурсами микроконтроллера являются энергонезависимые, электрически программируемые FLASH и ЕЕРRОМ блоки памяти, которые имеют отдельные адресные пространства.

Так как все команды АVR представляют собой 16-разрядные слова, FLASH -память организована как последовательность 16-разрядных ячеек и имеет емкость от 512 слов до 256К слов в зависимости от типа кристалла. Во FLASH -память, кроме программы, могут быть записаны постоянные данные, которые не изменяются во время функционирования микропроцессорной системы. Это различные константы, таблицы знакогенераторов, таблицы линеаризации датчиков и т. п. Данные из FLASH памяти могут быть программным образом считаны в регистровый файл при помощи команд LPМ, ЕLРМ (см. группу команд передачи данных).

Младшие адреса памяти программ имеют специальное назначение. Адрес $0000 является адресом, с которого начинает выполняться программа после сброса процессора. Начиная со следующего адреса $0001, ячейки памяти программ образуют область векторов прерывания. В этой области для каждого возможного источника прерывания отведен свой ад­рес, по которому (в случае использования данного прерывания) размещают команду относительного перехода RJМР на подпрограмму обработки прерывания (рисунок 3.3). Следует помнить, что адреса векторов прерывания одних и тех же аппаратных узлов для разных типов АVR могут иметь разное значение. Поэтому для обеспечения переносимости программного обеспечения удобно, так же.как и в случае с регистрами ввода/вывода, использовать символические имена адресов векторов прерывания, которые определены в соответствующем inс-файле.

ЕЕРRОМ блок электрически стираемой памяти данных АVR. предназначен для хранения энергонезависимых данных, которые могут изменяться непосредственно на объекте. Это калибровочные коэффициенты, различные установки, конфигурационные параметры системы и т. п. ЕЕРRОМ-память данных может быть программным путем как считана, так и записана. Однако специальных команд обращения к ЕЕРRОМ-памяти нет. Чтение и запись ячеек ЕЕРRОМ выполняется через регистры ввода/вывода ЕЕАR (регистр адреса), ЕЕDR (регистр данных) и ЕЕСR (регистр управления).

 

Варианты заданий к контрольной работе Номер варианта в разделах определяется номером месяца рождения студента.

Варианты заданий к разделу 1

1.Особенности функционирования конвейера. Синхронные линейные конвейеры.

2.Длительность тактового периода в синхронном конвейере. Нелинейные конвейеры и особенности их функционирования.

3.Метрики эффективности конвейеров. Назначение и особенности функционирования конвейера команд.

4.Причины конфликтов в конвейере команд (влияние структурного риска и риска по данным).

5.Конфликты в конвейере команд, вызванные риском по управлению.

6.Проблема условного перехода и ее решение с помощью буфера предвы-борки и множественного потока.

7.Влияние команд условного перехода на эффективность конвейера.

8.Проблема условного перехода и ее решение с помощью задержанного перехода и предсказания перехода.

9.Суперконвейерные процессоры.

10. В чем суть идеи конвейеризации? В каких случаях в конвейер следует вводить буферные регистры? В каких случаях буферные регистры нужно заменять буферной памятью? Ответы обоснуйте.

11.Поясните идею суперконвейерного процессора. В чем заключаются достоинства и недостатки суперконвейеризации?

12.Особенности функционирования конвейера. Метрики эффективности

конвейеров.

Варианты заданий к разделу 2

1.7. Поясните достоинства и недостатки вычислительных машин с полным набором команд. Какие исторические причины привели к их возникновению?

2.8.Какие исторические причины способствовали появлению вычислительных машин с сокращенным набором команд?

3.8.Перечислите основные характеристики вычислительных машин с сокращенным набором команд.

4.10. Для чего вводится механизм регистровых окон? Поясните структуру окна. Почему окна организуются в виде циклического буфера?

5.11.Обоснуйте основные достоинства и недостатки вычислительных машин с сокращенным набором команд.

6.11.Оптимизация использования регистров в RISC-процессорах.

Варианты заданий к разделу 3

1.Дайте общий обзор RISC -микропроцессоров фирмы АТМЕL.

2. RISC -архитектура микропроцессорного ядра АVR-микроконтроллеров.

3. Дайте описание структуры и особенностей применения Тiпу АVR-микроконтроллеров.

4. Опишите структуру и особенности применения Меgа АVR-микроконтроллеров.

5. Опишите различия в структуре и применении Меgа и Тiпу АVR-микроконтроллеров.

6. Опишите систему команд RISC -микроконтроллеров марки АVR.

7. Опишите программную модель RISC -микроконтроллеров марки АVR, включая регистровый файл и регистр состояния.

8. Какие адресные пространства имеются в RISC -микроконтроллерах? Дайте подробное описание.

9. Назначение и особенности функционирования блоков памяти RISC-микроконтроллеров.

10.Опишите назначение узлов RISC -микроконтроллеров марки АVR.

11. Назначение и организация стека, регистра состояния, таймеров и регистров ввода-вывода К18С-микроконтроллеров.

12. Дайте сравнительную характеристику Меgа и Тinу АVR-микроконтроллеров.

Варианты заданий к разделу 4

1.7. Назначение и структура суперскалярного процессора.

2.7. Особенности реализации суперскалярных процессоров с учетом стратегии выдачи и завершения команд.

3.7. Аппаратная поддержка суперскалярных операций и способы решения возникающих проблем.

4.10. Дайте развернутую характеристику назначения и структурной организации суперскалярного процессора. Какие уровни параллелизма здесь используются?

5.10. На конкретных примерах поясните суть проблемы неупорядоченности команд в суперскалярных процессорах.

6.10.Поясните суть метода переименования регистров и переупорядочивания команд.