Диагностические признаки типовых неисправностей

Опуская полный список всех возможных неисправностей, с достаточно высокой вероятностью можно утверждать, что чаще всего имеет место выход из строя Y-платы, выполняющей слож­ные функции в напряженном тепловом и электрическом режимах.

Для понимания принципа работы этой платы рассмотрим бо­лее подробно ее устройство и работу на примере Y-платы плаз­менной панели фирмы Fujitsu модели PDS 4208.

В Y-плате формируется последовательность мощных испол­нительных импульсных сигналов SU и SD специальной формы, вызывающих свечение верхней (SU) и нижней (SD) частей па­нели и создание изображения. Эти сигналы поступают на ска­нирующие электроды Y плазменной панели через коммутаторы, расположенные на шлейфах панели. Как импульсные сигналы SU и SD, так. и сигналы управления коммутаторами формиру­ются под воздействием импульсов, поступающих с платы упра­вления (рис. 5.1), которые и определяют всю временную диа­грамму работы Y-платы

Для обеспечения работоспособности Y-платы от источника питания на нее поступают напряжения питания Vs = 175 В, Ve = = 16 В, Vsc = -45 В, Vy = -165 В, Vcc = 5 В. Внешний вид Y-платы в собранном виде показан на рис. 5.2,а. На рис. 5.2,6 приведен вид той же платы со снятыми модулями М18 и М19.

Каждый цикл формирования изображения содержит интер­валы сброса, адресации и подсветки. На осциллограммах первых циклах работы Y – и X плат (рис 5.3.В), снятых через 10с.

 

 

после включения плазменной панели, видны основные интерва­лы процесса формирования подполей изображения, а именно: 1 — сброс (инициализация), 2 — адресация; 3 — подсветка.

Всего плазменная панель содержит 480 строк. В Y-плате имеются два симметричных канала EDOY (модуль 19) и ODOY (модуль 18), каждый из которых «обслуживает» соответственно четную и нечетную половину строк. Строки одного канала рас­положены через строки другого канала. Контрольные точки сигналов управления на плате, относя-

 

 

 

 

щиеся к каналу EDOY, имеют маркировку 1, а к каналу ODOY — 2. В каждом канале имеется модуль, формирующий импульсы подсветки. Полная схема модуля М18 изображена на рис. 5.4.

Рассмотрим работу схемы на примере канала ODOY (модуля М18). Упрощенная схема канала показана на рис. 5.5. Обо­значенные на ней электронные ключи SW21-SW26 показаны на полной схеме и составлены из включенных параллельно транзи­сторов: VT1-VT4 (SW21); VT10-VT13 (SW22); VT5 и VT6 (SW23); VT7 и VT8 (SW24); VT23 и VT14-VT17 (SW25); из одного транзи­стора VT9 (SW26). Ключ SW1 является общим для обоих модулей и состоит из одного транзистора VT24.

При включении питания замыкается ключ SW1 и соединен­ные параллельно конденсаторы С47 и С48 заряжаются до уровня примерно 120 В. В дальнейшем этот ключ размыкается и в про­цессе работы напряжение на конденсаторах С47 и С48 поддер­живается на уровне 80 В за счет зарядки/разрядки при формиро­вания фронтов и срезов импульсов подсветки, которое является контрольным для схемы защиты, показанной на рис. 5.6.

Для формирования фронта импульса подсветки сигналом Ш замыкается ключ SW24 и емкость панели Спан. (см. рис. 5.5) за­ряжается напряжением конденсаторов С47 и С48 через дроссель L1. Емкость панели Спан. и индуктивность дросселя L1 образуют колебательный контур и нарастание напряжения на емкости па­нели представляет собой начало колебательного процесса, ис­пользуемого для формирования фронта импульса.

Для предотвращения осцилляции на плоской вершине фор­мируемого импульса подсветки через ключ SW22, который вклю­чается сигналом CU (длительностью около 1 мкс) с некоторой задержкой относительно сигнала Ш, к емкости панели Спан. подключается источник питания VS (175 В). После этого ключ SW24 размыкается и формируется вершина импульса подсвет­ки. Остальные ключи в этот момент разомкнуты.

Формирование среза импульса подсветки начинается раз­мыканием ключа SW23 сигналом LD. При этом возбуждается дру­гой колебательный контур, состоящий из емкости панели Спан. и индуктивности дросселя L2. Одновременно с этим замыкается ключ SW26 для снятия заряда с цепи формирования среза. С некоторой задержкой замыкается ключ SW1 (сигналом CD) для формирования нижней полки импульса.

Процесс формирования импульсов подсветки иллюстриру­ется осциллограммами рис. 5.7,а (формирование фронта и вер­шины) и осциллограммами рис. 5.7,6 (формирование среза и нижней полки импульса). Из осциллограмм следует, что фор­мируемые фронты имеют некоторую задержку по отношению к управляющим импульсам. Это объясняется невысоким быстро­действием ключей.

Для создания каждого из 8 или 12 подполей изображения необходимы пачки импульсов подсветки отличающейся длитель-

ности. Ключ SW25 замыкается на все время формирования пачки импульсов отдельным стробом, равным длительности ка­ждой пачки.

Одновременно на Х-электроды также поступают импульсы подсветки с Х-платы, которые по форме аналогичны импульсам Y-платы, но находятся с ними в противофазе. Схемотехника мо­дулей Х- и Y-плат одинакова.

В период адресации на Y-электроды панели через. ключ SW25 подается сигнал SU с уровнем 175 В. Сигнал подается через электронный коммутатор, расположенный на шлейфе па­нели. Коммутатор осуществляет перебор строк.

На рис. 5.8 приведена схема формирования импульсных сиг­налов SU и SD. Отрицательный импульс адресации формируется транзисторными ключами VT7 и VT1, включенными по каскодной схеме и подсоединенными к источнику отрицательного напряже­ния VY (— 175 В). Положительная часть импульсного сигнала сброса (фазы подготовки) SD формируется подключением ис­точника VS (175 В) транзисторным ключом VT17 через четыре

 

 

 

 

 

впадает с импульсами EDOYSU и ODOYSU, будучи подключены к ним через диоды,

расположенные в коммутаторах на шлей­фах панели (рис. 5.9).

Отрицательная двухступенчатая часть сигнала ODOYSD фор­мируется транзисторными ключами: ключ VT18 подсоединяет источник VY (—175 В), а ключ VT16 подсоединяет источник VSC (-45 В).

Отрицательная часть сигнала EDOYSD имеет более сложную форму. Сначала транзисторный ключ VT18 подключает к точке EDOYSD источник VY (-175 В). Затем на половину интервала адресации транзисторный ключ VT24 замыкает эту точку на кор­пус (на нулевой потенциал), а вторую половину этого интервала ключом VT2 подключает к источнику VSC (-45 В).

Форма импульсов EDOYSD и ODOYSD показана на осцилло­граммах рис. 5.3,6. На них отмечены части суммарного сигна­ла, формируемые ключами VT17, VT18, VT16 и VT24. Управление мощными ключами осуществляется микросхемой IR2110S, струк­турная схема которой приведена на рис. 5.10.

 

Рассмотрим сигналы управления транзистором VT17 (см. рис. 5.10), сток которого подключен к источнику VS (+175 В). До тех пор пока напряжение на истоке транзистора VT17 равно нулю, конденсатор С18 заряжается от источника VE через рези­стор R27 и диод VD34 до уровня 16 В. При поступлении упра­вляющего импульсного сигнала на вывод 12 микросхемы Мб кон­денсатор С18 подключается к затвору транзистора и открывает его. В результате на истоке транзистора формируется импульс амплитудой +175 В (рис. 5.11).

Рассмотрим работу транзисторных коммутаторов, располо­женных на шлейфах панели. В интервале сброса (подготовки) и интервале подсветки на все электроды сканирования пане­ли одновременно подается сигнал SD, а в интервале адресации происходит перебор сканирующих электродов с подачей на них импульсных сигналов SU. Питание и управление коммутатора­ми осуществляется отдельно для каждого канала относительно цепей ODOYSU и EDOYSU.

На рис. 5.12 показан фрагмент схемы, содержащий источ­ник питания +5 В и схему управления коммутаторами, а также условно показан один из ключей коммутатора.

Ключ VT21 замыкается на тот промежуток времени, когда потенциал цепи DOYSU больше нуля и конденсатор С59 заряжа­ется через диод VD25 и резистор R69 от источника VE (+16 В). Напряжение с конденсатора С59 поступает на стабилизатор на­пряжения М307 (178М05) с уровнем стабилизации 5 В.

Импульсные сигналы управления YCTS1 и YDATA1 (рис. 5.13) поступают на микросхему М305 (LVC240A) через оптопары М301 и М302. Микросхема М305 формирует сигналы управления ком­мутатором FTSC2, FYDATA2 и FCLK2.

 

Некоторые причины возникновения типовых неисправностей

Одной из наиболее вероятных причин отсутствия изображе­ния при включении панели являются неисправности в платах X или Y. Диагностика неработоспособности плат начинается с про­верки формы осциллограмм сигналов VP каждого модуля.

На рис. 5.14 показаны осциллограммы исправной панели,

 

 

 

а на рис. 5.15 — осциллограммы панели, в которой неиспра­вен канал ODOYSD.

На следующем шаге диагностирования следует проверить модуль в неисправном канале по карте электрических сопроти­влений, приведенной в табл. 5.1. Проверку электрических со­противлений осуществляют цифровым мультиметром в режиме диодной прозвонки.

При отклонении результатов измерений от указанных в та­блице более чем на ±15 % следует заменить неисправный мо­дуль. Если отличий не обнаружено, то необходимо проверить форму и амплитуды сигналов SU и SD и сравнить их с осцилло­граммами, приведенными на рис. 5.3,а и б.

При пробое транзисторных ключей SW1 или SW2 наруша­
ется диаграмма работы Y-платы и диодные переходы шлейфо-
вых коммутаторов оказываются под воздействием значительно­
го прямого напряжения, что приводит к выходу из строя ком­
мутаторов и даже к их физическому разрушению, как показа­но на рис. 5.16.

С целью предохранения от возможного пробоя в будущем, при поступлении в ремонт па­нелей, в которых подобная не­исправность еще не возникла, необходимо сделать доработ­ку, установив защитные диоды между цепями ODOYSU и ODOYSD параллельно диодам

 

Таблица 5.1

Карта электрических сопротивлений исправных модулей Y-платы, Ом: режим 1 — измерено «минусовым» щупом относительно цепи VC; режим 2 — измерено «плюсовым» щупом относительно цепи «корпус»; режим 3 — измерено «минусовым» щупом относительно цепи «корпус»

коммутаторов, как показано пунктиром на рис. 5.8. Диоды долж­ны быть высоковольтными (U_O6_P > 600 В), допускать прямой ток I_пр > 2 А при времени восстановления 7"_раС(_ВОСТ) не более 75 не. В последних модификациях панели некоторых изготовителей за­щитные диоды уже вмонтированы, так что перед тем как их уста­навливать, необходимо убедиться в их отсутствии на плате.