Режиме работы МП семейства х86.

Назначение страничной организации памяти.

 

Сегментация памяти весьма эффективна при защите информации, в ней размещенной, от случайных либо несанкционированных воздействий. Кроме того, она позволяет расширить виртуальное адресное пространство до 64 терабайт. Однако, она неудобна с точки зрения эффективного использования физической памяти. Это неудобство определяется в основном двумя причинами.

1. Сегменты обычно определяются для размещения отдельных задач, т.е. законченных и соответствующим образом оформленных программ и данных (хотя, конечно, некоторые задачи могут быть размещены и в нескольких сегментах). Поэтому сегменты обычно бывают сравнительно большими. При этом возникает неудобство при организации многозадачной работе процессоров, когда в оперативной (физической) памяти необходимо держать одновременно много сегментов. С другой стороны, если задачи располагать в нескольких небольших сегментах, облегчая размещение в физической памяти, сегменты многих задач одновременно, то учащаются межсегментные переходы, что сразу же сказывается на производительности работы процессора (из-за частой перезагрузки теневых регистров).

2. Сегменты, как правило, имеют различные размеры в зависимости от типов задач и данных в них размещенных. Поэтому, при свопинге между ними в оперативной памяти образуются большие промежутки («дыры»), которые существенно уменьшают объем эффективно используемой памяти. Конечно, эти «дыры» можно ликвидировать специальными программами обслуживания («сборки мусора»), но это сравнительно длительный процесс, который прерывает работу процессора.

Как следует из вышеизложенного, эти недостатки наиболее ярко проявляются при организации виртуальной памяти, а без нее немыслима работа современного компьютера. Логичным выводом из этого является такая организация памяти при формировании «виртуальной памяти», чтобы обмен информацией между оперативной физической и внешней памятью на жестких дисках при свопинге происходил сравнительно небольшими (оптимальными) блоками, которые имели бы одинаковый размер. Такие блоки получили название страниц,а соответствующая организация памяти – страничной организацией памяти.

Страничная организация памяти является дополнительной адресной структурой и может реализовываться только в защищенном режиме работы процессора. Для этого в регистре управления CR0 бит 31 должен быть установлен в 1 (бит PG = 1). При этом в защищенном режиме работы, сегментная организация памяти остается в любом случае. Однако если прикладной программист имеет доступ к части сегментных регистров, которые управляют сегментной адресацией, то страничная адресация от него скрыта. Операции со страницами разрешены только операционной системе. Объем страницы, как уже упоминалось, фиксирован и обычно составляет 4Кбайта – 4096 байт. Однако, в процессорах Pentium+, поддерживаются также страницы размером 2 и 4Мбайта. Таким образом, при включении страничной организации, устройство управления памятью процессора (MMU – Memory Management Unit), в защищенном режиме работы, наряду с обязательной сегментацией, реализует еще один уровень косвенности в формировании физического адреса памяти. При этом, исходным адресным объектом для формирования физического адреса с помощью страничной организации является 32 разрядный линейный адрес, получаемый как результат обращения к дескрипторам сегментов. При этом заметим, что в простых системах страничная организация не применяется и устройство, ее реализующее выключено. Следует также отметить, что в случае использования страничной организации памяти, при формировании физического адреса, бит присутствия P в сегментных дескрипторах игнорируется. В этом случае свопинг организуется не на уровне сегментов, а на уровне страниц и, следовательно, бит P анализируется уже в элементах каталога или таблицы страниц.

Кроме того, следует отметить, что сегментация памяти характерна только для процессоров семейства Х86 и совместимых с ними. А страничная адресация используется, в настоящее время, при создании практически всех достаточно мощных процессоров.

 

Общая схема формирования физического адреса в МП

 

Общая схема формирования физического адреса при включенной страничной организации приведена на рисунке III.15.

 

Здесь: Base (содержимое базового регистра);

Index (содержимое индексного регистра);

Disp (Displacement –смещение в команде);

Scale (масштаб, множитель индексного регистра).

Рис.III.15. Общая схема формирования физического адреса при включенной страничной организации памяти.

 

Отметим здесь следующее. По 32 разрядной шине данных могут передаваться как отдельные байты, так и слова, а также двойные слова. Выбор размерности операнда, при этом, определяется двумя младшими битами адреса: А1 и А0, которые дешифрируются в самом процессоре и выдаются в оперативную память в виде управляющих сигналов разрешения байт BE3#, BE2#, BE1# и BE0#, (знак # определяет активный сигнал низкого уровня). Таким образом, код на выводах А31…А2 указывает 4-х байтный фрагмент памяти, а управляющие сигналы на выводах BE3, BE2, BE1 и BE0 определяют байты, участвующие в операциях обмена. При этом:

· активный сигнал на выводе BE0 адресует байт D7…D0;

· активный сигнал на выводе BE1 адресует байт D15…D8;

· активный сигнал на выводе BE2 адресует байт D23…D16;

· активный сигнал на выводе BE3 адресует байт D31…D24.

Иллюстрация адресации байт, слов и двойных слов приведена на рисунке IV.16.

Отметим также, что передачи по полной 32-битной шине данных процессора считаются выровненными, если данные не перекрывают границ двойных слов (и, следовательно, они могут быть считанными за одно обращение к памяти). Слово выровнено, если его можно считать в любой из трех возможных позиций в пространстве двойного слова (см. рисунок III.17).

 

Рис.III.16. Адресация байт, слов и двойных слов в МП х86.

Отметим также, что передачи по полной 32-битной шине данных процессора считаются выровненными, если данные не перекрывают границ двойных слов (и, следовательно, они могут быть считанными за одно обращение к памяти). Слово выровнено, если его можно считать в любой из трех возможных позиций в пространстве двойного слова (см. рисунок III.17).

 

Рис.III.17. Выравнивание данных на 32 – битной шине данных

Заметим, что, начиная с процессоров 5-го поколения (с процессоров Pentium), шина данных расширена до 64 разрядов (хотя внутренняя структура процессоров осталась той же, предназначенной для операций с 32 разрядными операндами). Следовательно, эти процессоры могут обмениваться с памятью не только двойными словами, но и квадрословами (учетверенными словами). Поэтому у них сразу декодируются сразу 3 младших разряда адреса A[2…0] и формируются уже 8 сигналов разрешения выдачи байтов BE[7…0].

Структура страниц.

 

При разрешенном страничном преобразовании адреса линейное адресное пространство объемом 4Гбайт, получающееся после модуля сегментного преобразования, (при линейном адресе – 32 разряда) можно представить разделенным на 1М страниц по 4Кбайт каждая. Физическая оперативная память также представляется разделенной на страницы с тем же размером 4Кбайта (смотри рисунок III.18). Эти страницы физической памяти иногда называют страничными кадрами (Page frame).

Поскольку, даже в современных персональных компьютерах физическая память обычно не превышает 2 Гбайт, возможное виртуальное адресное пространство, равное 4Гбайт, существенно больше. Следовательно, в любой момент времени только часть всех страниц возможной виртуальной памяти может присутствовать в физической оперативной памяти. Отсутствующие в физической памяти страницы обычно хранятся во внешней памяти, которой чаще всего служат накопители на жестких магнитных дисках. Фиксированный размер всех страниц позволяет загрузить любую нужную виртуальную страницу в любую физическую страницу (в любой страничный кадр).

 

Рис. III.18. Страничная память: а) виртуальная;

б) физическая.