Задание на выполнение лабораторной работы.

2.1. Исследование асинхронных и синхронных R-S триггеров.

2.1.1 Простейшие схемы асинхронных R-S триггеров составить с использованием логических элементов "И-НЕ", "ИЛИ-НЕ".

2.1.2 Для построения синхронного R-S триггера необходимо добавить логические схемы "И-НЕ" для анализа синхросигнала и добавить источник синхросигнала. В качестве синхросигнала можно взять 5-вольтовый источник и переключатель.

2.1.3.Составить модель двухступенчатого синхронного R-S (M-S типа) триггера с задержками.

2.2 Исследование работы D-триггера.

2.2.1. Собрать схему, моделирующую работу D-триггера из библиотечного набора EWB

2.3 Исследование работы универсального J-K триггера.

2.3.1 Использовать два вида библиотечных J-K триггеров.

Составить временную диаграмму работы J-K триггера.

2.3.2. Собрать схему J-K триггера с задержкой (типа M-S) на элементах "И-НЕ".

Синхросигнал реализовать от 5-вольтового источника и управлять с назначенной клавиши.

Составить таблицу переходов, временную диаграмму и особенности работы данной схемы триггера

Исследование работы асинхронного R-S триггера.

С помощью логических элементов "И-НЕ" собрать триггер

Определить соответствие прямого выхода Q и входов R и S на собранной схеме.

3. Исследование работы синхронного R-S триггера

Для подачи сигналов синхроимпульсов необходимо собрать специальную схему. В качестве источника синхроимпульсов использовать сигнал (обозначение С2) с прямого выхода J-K триггера.

4. Исследование работы универсального J-K-триггера

- в режиме асинхронного R-S-триггера с инверсными входами;

- в режиме синхронного R-S-триггера с задержкой. На вход триггера "С" подавать сигнал С2;

- в режиме синхронного D-триггера с задержкой. На вход "С" подавать сигнал С2, на вход D - с тумблера;

- в режиме асинхронного Т-триггера с задержкой. На вход подавать сигнал С2;

5. Исследование синхронного D-триггера без задержки.

- в режиме асинхронного R-S-триггера с инверсными входами;

- в режиме синхронного D-триггера без задержки. На вход С подавать сигнал С2, на вход D – с тумблера.

Содержание отчёта.

1. Схемы, моделирующие работу триггеров по всем пунктам задания и обозначения триггеров

2. Временные диаграммы, поясняющие работу триггеров.

3. Таблицы переходов для каждой моделируемой схемы триггера.

Лабораторная работа № 4. Ознакомление с моделированием цифровых устройств: полусумматор, сумматор.

Ч.

Цель работы: Ознакомление c возможностями моделирования работы схем сумматоров. Исследование сумматоров, универсального сумматора - вычитателя, инкременторов и декременторов.

Задание на выполнение лабораторной работы.

2.1. Исследовать работу одноразрядного полусумматора по таблице истинности:

a	b	p

Собрать одноразрядный полусумматор на элементах "ИЛИ-исключающее" и "И".

Повторить исследование, используя библиотечный полусумматор:

2.2 Исследовать работу полного одноразрядного сумматора по таблице истинности:

a	b	p	P	S

Собрать схему полного сумматора из двух полусумматоров, собранных в п. 2.1.

Повторить исследование с библиотечным полным сумматором.

2.3. Собрать четырёхразрядный параллельный сумматор и исследовать его работу.

2.4. Собрать четырёхразрядный параллельный сумматор и исследовать его работу для вычитания чисел.

Для этого организовать подачу разрядов слагаемого в обратном коде. И организовать цепь кругового переноса с выхода сумматора старшего разряда на вход младшего разряда.

2.5. Проанализировать работу универсального сумматора-вычитателя. Объяснить назначение логических элементов "исключающее ИЛИ".

Порядок выполнения.

3.2.1. Проверить работу сумматора при сложении и вычитании нескольких пар четырёхразрядных чисел.

3.2.2. Собрать трёхразрядную схему инкрементора и декрементора. Продемонстрировать работу собранных схем.

На выходе инкрементора подаваемое число должно увеличиться на единицу.

Содержание отчета.

4.1. Схемы сумматоров, собранные на лабораторной работе.

4.2. Пояснения к работе универсального сумматор-вычитателя.