ЭЛЕМЕНТАХ

Цель работы:

- изучение принципов построения и функционирования регистров различных типов;

- построение регистров на основе логических элементов (вентилей, триггеров и т.д.), входящих в состав лабораторной установки,и исследова­ния их работы.

 

2.1МЕТОДИЧЕСКИЕ УКАЗАНИЯ

 

2.1.1Общие сведения о регистрах

 

Регистром называется цифровой узел, предназначенный для записи и хранения цифровой информации. Кроме функций записи, хранения и перезаписи информации определенные виды регистров могут преобразо­вывать информацию, например, из последовательной (во времени) формы представления в параллельную и наоборот, сдвигать записанный цифро­вой код на один или несколько разрядов, как вправо, в сторону младшего значащего разряда, так и влево, в сторону старшего значащего разряда двоичного числа, выводить информацию в прямом и инверсном коде и т.д.

По принципу хранения информации регистры разделяются на статические и динамические. Статические регистры строят на потенци­альных элементах памяти - различных триггерах (как одноступенчатых, так и типа «ведущий-ведомый»). В статических регистрах записанная информация может храниться сколь угодно долго (при наличии напряже­ния питания). Для построения динамических регистров, рассчитанных на кратковременное хранение информации, используется входная емкость МОП-транзистора логического элемента вентиля, выполненного по КМОП-технологии. Очевидно, что записанная таким образом информация хранится в течение короткого промежутка времени и находится в постоянном движении.

 

Основными характеристиками регистра являются:

 

- разрядностьN, определяемаячислом разрядов записываемого и хранимого слова (числа) А_n = { a _n-1... a ₁, a ₀};

- быстродействие, определяемое максимальной тактовой частотой, с которой может производиться запись, считывание и преобразование информации.

Регистры широко применяются в цифровых устройствах для записи и кратковременного хранения информации - двоичного числа, слова, вводимого извне или полученного в результате предыдущей операции и предназначенного для последующей обработки. Так, например, регистры входят в состав структуры микропроцессора, где выполняют функции хранения кодов команд, адреса чисел и т. д., извлекаемых из соответст­вующих запоминающих устройств (ЗУ) в процессе работы устройства.

 

2.1.2Регистр хранения

 

Наиболее простые функции выполняет регистр хранения, функцио­нальная схема и условное обозначение которого представлены на рис. 2.1

б)

А

Рис.2.1 Функциональная схема (а) и условное обозначение (б) одного разряда регистра хранения

a)

D3.i

D2.i

S

R

R

&

&

Qi

. i

Qi

D3.1.i

D4.i

l

D3.2.i

Сч.1

Сч.2

«Установка 0»

«Считывание в прямом ходе»

«Считывание в обратном ходе»

D1.i

С3

&

«Запись»

an-1

ai

C3

Cч.1

Cч.2

R

a0

Qn-1

Qi

 

Основу регистра хранения составляют одноступенчатые асинхрон­ные RS-триггеры (T ₀... T _n-1), снабженные соответствующей входной и выходной логикой (D1... D4), предназначенной для осуществления операций записи, ввода и т. д.

Каждый триггер служит для хранения одного бита информации, т. е. одного разряда числа А, и, следовательно, число триггеров в схеме равно числу разрядов N.

Перед записью информации положительным импульсом по шине «Установка 0» все триггеры устанавливаются в нулевое состояние. Записываемое число подается к установочным входам S триггеров через вентили Dl.i, управляемые сигналом по шине «Запись».При С₃ = 1 на входе S, появляется значение а_i и триггер устанавливается в соответст­вующее состояние Q_i = S_i= а_i, т. е. число А оказывается записанным в триггерах. При Сз=0 входы блокируются и обеспечивается режим хранения информации. Такой способ записи информации называют параллельным.

Вывод информации из регистра осуществляется также параллельно, в прямом и в обратном коде через вентили D3.1i,D3.2i, управляе­мые сигналами С_ч1 и С_ч2. Для считывания информации в соответствую­щем коде на соответствующую шину необходимо подать единичный сигнал. Например, пусть Qi= 1, тогда при С_ч1=l откроется вентиль D3.1i и на его выходе появится значение Qi = 1, которое через D4.i(схема «ИЛИ») поступит на соответствующий выход регистра. При подаче сигнала считывания в обратном коде (С_ч2=1)открывается вентиль D3.2i и на выход регистра поступит значение Q_i= 0.Регистр с такими же свойствами можно получить, если использовать одноступенчатыеD-триггеры, в этом случае уменьшается число соедине­ний в узле и число вспомогательных входных и выходных логических вентилей.

 

2.1.3 Регистр сдвига

 

Регистр сдвига помимо записи и хранения дает возможность преобразования информации, в частности путем сдвига ее в заданном направлении под воздействием тактовых импульсов. Такие регистры представляют собой совокупность последовательно соединенных триггеров двухступенчатой структуры (триггеров типа «ведущий- ведомый»), Число триггеров определяется разрядностью записываемого слова. По направлению сдвига различают регистры прямого сдвига (вправо, т. е. в сторону младшего значащего разряда), обратного сдвига (влевов сторону старшего значащего разряда) и реверсивные, допускаю­щие сдвиг в обоих направлениях.

Наиболее широко распространены регистры сдвига на JK и D- триггерах. Схема четырехразрядного регистра сдвига приведена на рис.2.2a,и его условное обозначение на рис.2.2 б.

Регистр выполнен на JK-триггерах, запускаемых по заднему фронту импульса, поступившего на вход С, т. е. при переходе С из «1» в «О», причем значение выходного сигнала Q _n+1 определяется комбинацией сигналов на входах J и К и предыдущим состоянием триггера Q _n(табл.1).

В схеме на рис.2.2, а,бвход R обеспечивает установку триггеровT₁...T₄ в нуль, вход С является тактовым, а вход D ~ информационным, на него подается записываемая информация в виде последовательного кода. При подаче С = 1 в промежуточную ячейку Т ₁ записывается код J = D1 и К = D1 (так как схема содержит инвертор), который при переходе С из «1» в «О» появляется на выходе Т₁ т. е. Q, = DI, а К = D1 (табл.1)

R

Q44

Q

Q̅

D

R

&

T3

T4

Q̅

Q1

Q2

Q3

Q

Q

«Установка 0»

a)

Q̅

R

J

C

K

Q

J

C

K

R

J

C

K

T2

Q̅

R

J

C

K

T1

 

 

_{1 2 3 4}

Рис.2.2 Схема четырехразрядного регистра сдвига (а) и его условное обозначение (б).

D4

C

R

Q1

Q4

RG

б)

. . . .

 

Теперь подадим на информационный вход другую информацию D2. После следующего тактового импульса, который подается на входы всех триггеров регистра одновременно, триггер Т₂ воспримет выходной код Т₁ т.е. Q ₂ = DI ( ₂ = ₁), а триггерТ₁ - новую информацию( ₁ = ₂, Q ₁=D2). После третьего тактового импульса Q ₃ = Dl, Q ₂ = D2 и Q ₁ = D3 (D3 - состояние на входе регистра в момент прихода третьего импульса). Таким образом, каждый тактовый сигнал приводит к сдвигу содержимого регистра на один разряд вправо и вводу новой информации (табл.2). Регистр, схема которого представлена на рис.2.2, является четырех­разрядным, т. е. может хранить четыре бита информации. После четверто­го такта на выходах Q ₁... Q ₄ хранится код D₁... D₄ и можно осуществить параллельный вывод записанной информации в прямом (Q ₁... Q ₄) и в обратном ( ₁... ₄) кодах.

Наряду с параллельным возможен и последовательный вывод содержимого регистра, так как для тактовых импульсов с четвертого по седьмой, информация D1-D4 последовательно поступает на выход Q ₄(табл.2).Регистр сдвига можно реализовать и на двухступенчатыхD-триггерах (рис.2.3). В этом случае число межкаскадных связей уменьше­но, информация выдается в прямом и обратном кодах с соответствующих выходов триггеров. Шины R иС играют ту же роль, что и в схеме регистра на JK – триггерах, а число разрядов (триггеров) может быть произвольным.

 

Таблица 2.1

Таблица состояний JK – триггера типа «ведущий – ведомый» (изменениевыходного сигнала происходит в момент перехода С из «1» в «0»)

J	K	Qn	Qn+1

 

 

Таблица 2.2

 

Таблица работы четырехразрядного регистра сдвига

 

С
	D1	-	-	-
	D2	D1	-	-
	D3	D2	D1	-
	D4	D3	D2	D1
	D5	D4	D3	D2
	D6	D5	D4	D3
	D7	D6	D5	D4

 

 

Рис.2.3Схема регистра сдвига на D – триггерах

D

R

Q

1

D

C

Q

D

R

C

R

C

Q1

Q2

2

L t1UKDXHTtVBSKC5JzEtJzMnPS7VVqkwtVrK34+UCAAAA//8DAFBLAwQUAAYACAAAACEAoS0W5sUA AADcAAAADwAAAGRycy9kb3ducmV2LnhtbESPQWvCQBSE7wX/w/IK3uqmNYhNsxEbEdSbWii9vWZf k9Ds25BdY/LvXaHQ4zAz3zDpajCN6KlztWUFz7MIBHFhdc2lgo/z9mkJwnlkjY1lUjCSg1U2eUgx 0fbKR+pPvhQBwi5BBZX3bSKlKyoy6Ga2JQ7ej+0M+iC7UuoOrwFuGvkSRQtpsOawUGFLeUXF7+li FBzicn4Yt7HLx+93mfebL/6s90pNH4f1GwhPg/8P/7V3WsEifoX7mXAEZHYDAAD//wMAUEsBAi0A FAAGAAgAAAAhAPD3irv9AAAA4gEAABMAAAAAAAAAAAAAAAAAAAAAAFtDb250ZW50X1R5cGVzXS54 bWxQSwECLQAUAAYACAAAACEAMd1fYdIAAACPAQAACwAAAAAAAAAAAAAAAAAuAQAAX3JlbHMvLnJl bHNQSwECLQAUAAYACAAAACEAMy8FnkEAAAA5AAAAEAAAAAAAAAAAAAAAAAApAgAAZHJzL3NoYXBl eG1sLnhtbFBLAQItABQABgAIAAAAIQChLRbmxQAAANwAAAAPAAAAAAAAAAAAAAAAAJgCAABkcnMv ZG93bnJldi54bWxQSwUGAAAAAAQABAD1AAAAigMAAAAA " fillcolor="white [3212]" strokecolor="black [3213]" strokeweight=".55pt"/>

 

2.1.4 Кольцевой регистр.

Как следует из рассмотрения работы регистра сдвига, при последо­вательном выводе его содержимого происходит стирание записанной информации (начиная с D1 на пятом такте работы). Если необходимо осуществить последовательный вывод информации без ее стирания, следует применять кольцевой регистр, схема которого представлена на рис.2.4.

В схеме кольцевого регистра информация, появляющаяся на выходе Q_N, может вводиться снова при помощи цепи обратной связи, состоящей из вентилей D2.1 -D2.2. При _упр= 1 вентиль D 2.2 заблокирован _упр= 0, а D 2.1 открыт и на вход D_N регистра поступает информация D_вх(D_n = D_вх). При _упр=0 D 2.1 блокирован, aD 2.2 открыт (так как _упр= 1) и на вход D_N поступает информация со схемы, т. е. D_N = Q_N, причем после Nтактовых импульсов регистр вновь находится в исходном состоянии. Таким образом, состояние _упропределяет, вводится ли в регистр новая информация.

 

Рис.2.4Схема кольцевого регистра.

D

Cупр

D2.2

&

&

D2.1

D2.3

R

DN

C

RG

&

«Установка 0»

Q N

Q 1

C

N

Q 1

 

 

 

 

 

2.1.5 Регистр сдвига с параллельным вводом

 

В тех случаях, когда одновременно с последовательным вводом информации необходимо иметь возможность ее параллельного ввода в регистр сдвига, он дополняется входной логикой, позволяющий осущест­вить параллельный ввод.

Схема двухразрядного регистра сдвига с параллельным вводом представлена на рис. 2.5.

Регистр собран на D-триггерах двухступенчатой структуры, в которых запись информации происходит также при изменении значения сигнала на тактовом входе С из «1» в «0». Для осуществления параллель­ного ввода числа А {а₂, a₁}предусмотрена входная логика D1 - D3.

Так, при С_УПР= 0 ( _упр = 1) вентили D1.2 и D2.2 блокированы и информационный вход триггера Т₁ через открытый D1.1 и D1.3 подклю­чен к входу регистра D_ВХ, а вход Т₂ через D2.1 и D2.3 - к выходу Q₁ триггера Т₁, что позволяет осуществить последовательный сдвиг информа­ции. При С _УПР = 1 ( _упр = 0) вентили D 1.1 и D 2.1 оказываются блокиро­ванными, aD 1.1 и D 2.1 - открытыми, что позволяет вводить в разряды (триггеры) регистра число А { а₂, a₁}, т. е. осуществить параллельный ввод информации. Очевидно, число разрядов может быть любым, т. е. схема регистра организована вокруг шин С, R, С_упр.

R

C

D

R

Q2

C

&

D2.3

D2.2

&

Q1

D1.2

R

C

D

Т1

&

&

D1.3

D1.1

Dвx

 

D2.1

a2}

a1

A

D3

Cупр

Cупр

Cупр

Рис.2.5Схема регистра сдвига с параллельным вводом

 

2.1.6. Реверсивные регистры

 

Реверсивные регистры объединяют в себе свойства регистров прямого и обратного сдвига. Строятся они по тем же схемотехническим принципам, что и однонаправленные регистры сдвига, но с использовани­ем дополнительной логики в межразрядных связях.

 

На рис.2.6 представлена функциональная схема разряда реверсивного регистра. Он состоит из тактируемого (двухступенчатого или динамиче­ского) D-триггера Тi и логической схемы Di, типа «2И-ИЛИ», на входы которой поданы:

 

Q_i-1- сигнал с выхода младшего значащего разряда или выход­ной cигнал,

если i= 1, т. е. рассматриваемый разряд - первый;

Q_i+1- сигнал с выхода старшего значащего разряда;

C _упр- управляющий сигнал и его инверсное значение С _упр

D

C

R

C

«Установка 0»

R

Q1

Q

&

Di 1

Cупр

 

Ti

 

Qi-1

 

_упр

&

Рис.2.6 Функциональная схема реверсивного регистра.

Qi+1

Di 2

 

При С _упр= 1 ( _упр. =0) вентиль Di.1 открыт, aDi.2 блокирован и на вход триггера поступает сигнал с младшего значащего разряда (Q_i-1), т. е. схема работает как регистр сдвига вправо. При С _упр = 0 ( _упр. = 1) блокиро­ванным оказывается вентиль Di.1 и на вход триггера попадает сигнал со старшего значащего разряда (Qi+1), т. е. осуществляется обратный сдвиг записанной информации. Как и во всех предыдущих схемах, вход R служит для установки нуля, а вход С - для подачи тактового импульса. Схема реверсивного регистра показана на рис.2.7

 

_Cупр

Q3

упр

&

D

C

TT

D

T2

D2

T1

Q2

Q1

y cy9kb3ducmV2LnhtbEyOwU7DMBBE70j8g7VI3KjTtBQS4lSA1CMplIqzEy9O1HgdxW4b+HqWExzf zmj2FevJ9eKEY+g8KZjPEhBIjTcdWQX7983NPYgQNRnde0IFXxhgXV5eFDo3/kxveNpFK3iEQq4V tDEOuZShadHpMPMDEmeffnQ6Mo5WmlGfedz1Mk2SlXS6I/7Q6gGfW2wOu6NTUD3F6sMubjf168v3 clsdsv3SZkpdX02PDyAiTvGvDL/6rA4lO9X+SCaIXsHqjot8TlMQHKdz5po5W4AsC/lfv/wBAAD/ /wMAUEsBAi0AFAAGAAgAAAAhALaDOJL+AAAA4QEAABMAAAAAAAAAAAAAAAAAAAAAAFtDb250ZW50 X1R5cGVzXS54bWxQSwECLQAUAAYACAAAACEAOP0h/9YAAACUAQAACwAAAAAAAAAAAAAAAAAvAQAA X3JlbHMvLnJlbHNQSwECLQAUAAYACAAAACEAPpJuxqUCAABaBQAADgAAAAAAAAAAAAAAAAAuAgAA ZHJzL2Uyb0RvYy54bWxQSwECLQAUAAYACAAAACEAYnNkBtoAAAAGAQAADwAAAAAAAAAAAAAAAAD/ BAAAZHJzL2Rvd25yZXYueG1sUEsFBgAAAAAEAAQA8wAAAAYGAAAAAA== " adj="852" strokecolor="black [3040]"/>

&

Рис.2.7 Реверсивный регистр на D–триггерах

>

D

C

TT

&

&

D1

 

Схема работает как регистр прямого сдвига при С _упр = 1 и обратного при _упр= 1. Так какв качестве входной логики использованы элементы «2И-ИЛИ-НЕ», информация в следующий разряд снимается с инверсных выходов триггеров.

2.1.7 Микросхемы регистров

В сериях цифровых микросхем имеются различные однокристаль­ные регистры, в том числе и многофункциональные. Так, серия 564, выполненная по КМОП-технологии, содержит:

564ИР9 - четырехразрядный универсальный регистр сдвига;

564ИР2 - два четырехразрядных регистра сдвига в одном корпусе;

564ИР6 - восьмиразрядный универсальный регистр сдвига;

564ИР11 и 564ИР12 - многоцелевые регистры.

В состав ТТЛ серии 155 входит микросхема К155ИР1, представ­ляющая собой четырехразрядный универсальный регистр сдвига. Включены микросхемы регистров различного назначения и в состав других серий.

2.2 ОПИСАНИЕ ЛАБОРАТОРНОЙ УСТАНОВКИ

См. разд.2 лабораторной работы№1 "Исследование счетчиков на интегральных элементах".

2.3 ПОРЯДОК ВЫПОЛНЕНИЯ ЛАБОРАТОРНОЙ РАБОТЫ

 

Задание №1

 

При выключенном питании макета собрать четырехразрядный ре­гистр сдвига вправо на JK-триггерах в соответствии со схемой, представ­ленной на рис.2.2,а. Вместо входного инвертора следует входы J и К первого триггера соединить соответственно с парой гнезд «+» и «0» тумблерного регистра макета. Тогда в верхнем положении комбинация входных сигналов составляетJK=10 (в первый триггер будет записываться единица), в нижнем - наоборот.

Для обеспечения работы триггеров в синхронном режиме входы R и S подсоединить к гнездам «+» макета. Свободные информационные входы триггеров (&J и &К) можно оставить открытыми.

Прямые выходы триггеров следует дополнительно подключить к гнездам элементов индикации макета, что позволяет фиксировать состояние разрядов регистра.

Входы синхронизации (С) попарно подключаются к гнездам «П» генератора одиночных импульсов, на вход «СИНХР» которого следует подать положительные импульсы частотой 500 кГц от генератора синхроимпульсов.

Для упрощения соединений сборку схемы (подключение входов С,R, S и подключение к индикации) следует выполнять сдвоенными перемычками.

Собранную схему показать преподавателю или лаборанту.

Включить питание макета. Обнулить разряды регистра. Для чего подать входной сигнал J= 0 и К = 1. Затем нажатием и отпусканием кнопки «ПУСК» добиться, чтобы все четыре индикатора погасли.

Исследовать работу схемы, варьируя комбинации входных сигна­лов и пользуясь кнопкой «ПУСК».

Результаты представить в виде таблицы, аналогичной табл.2, под­ставляя вместо D1...D7 значения записанных входных сигналов (на входе J первого триггера).

5. Показать работу схемы и результаты исследований преподавате­лю. Разобрать соединения схемы.

 

Задание №2

Собрать на выключенном макете двухразрядный регистр с управ­ляемым направлением сдвига на D-триггерах по схеме, приведенной на рис.2.7.

Для сборки рекомендуется воспользоваться ЛЭ «2И-ИЛИ-НЕ», обозначенными цифрами2 и6, и любой парой D-триггеров (например, 5 и 7).

Для обеспечения синхронного режима работы входы R и S тригге­ров следует подсоединить к гнездам «+» на панели макета.

Входы С триггеров подключаются квыходу «» генератора оди­ночных импульсов, на вход «СИНХР» которого подаются положительные импульсы частотой 500 кГц от генератора синхроимпульсов. Для подачи управляющих сигналов и входной переменной Dследует воспользоваться тумблерами, расположенными в нижней части макета. Например, первый тумблер можно применить для формирования направления сдвига _упр и _упр, подсоединив соответствующие входы ЛЭ D1 и D2 к гнездам «+» и «0», находящимися над тумблером. Второй тумблер используется для формирования входного сигнала («1» и «0» в верхнем и нижнем его положениях), а третий - для формирования сигнала Q, подаваемого на вход 1D2 (выход старшего значащего разряда). Инверсные выходы триггеров необходимо подключить кэлементам индикации макета.

Для упрощения соединений сборку рекомендуется выполнять, где это необходимо, сдвоенными перемычками.Собранную схему показать представителю.

Включить макет и, изменяя состояния сигналов на С _упр( _упр.), D и Q3 проанализировать работу схемы.

Как следует из описания, при С_упр= 1 и любых значениях Q3 в регистр записываются значения D(сдвиг вправо), а при С_упр= 0 ( _упр.= 1) и любых значениях D в регистр справа налево записываются значения Q3. Все изменения состояния триггеров происходят при нажатии кнопки «ПУСК». Данные свести в таблицу (в произвольной форме).

Показать полученные результаты преподавателю.Выключить макет и разобрать схему соединений.

 

2. 4СОДЕРЖАНИЕ ОТЧЕТА

Отчет должен содержать (в соответствии с выполненным заданием на работу):

- схему исследуемого регистра;

- таблицы состояний разрядов регистра;

- выводы по проделанной работе.

2.5ТРЕБОВАНИЯ БЕЗОПАСНОСТИ

См. разд. 1.8 лабораторной работы №1 "Исследование счетчи­ков на интегральных элементах".