Архитектуры CISC и RISC

Двумя основными архитектурами набора команд, используемыми компьютерной промышленностью на современном этапе развития вычислительной техники являются архитектуры CISC и RISC. Основоположником CISC-архитектуры можно считать компанию IBM с ее базовой архитектурой /360, ядро которой используется с1964 года и дошло до наших дней, например, в таких современных мейнфреймах как IBM ES/9000.

Лидером в разработке микропроцессоров c полным набором команд (CISC - Complete Instruction Set Computer) считается компания Intel со своей серией x86 и Pentium. Эта архитектура является практическим стандартом для рынка микрокомпьютеров. Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначения; большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов; большое количество методов адресации; большое количество форматов команд различной разрядности; преобладание двухадресного формата команд; наличие команд обработки типа регистр-память.

Основой архитектуры современных рабочих станций и серверов является архитектура компьютера с сокращенным набором команд (RISC - Reduced Instruction Set Computer). Зачатки этой архитектуры уходят своими корнями к компьютерам CDC6600, разработчики которых (Торнтон, Крэй и др.) осознали важность упрощения набора команд для построения быстрых вычислительных машин. Эту традицию упрощения архитектуры С. Крэй с успехом применил при создании широко известной серии суперкомпьютеров компании Cray Research. Однако окончательно понятие RISC в современном его понимании сформировалось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли и процессора MIPS Стенфордского университета.

Разработка экспериментального проекта компании IBM началась еще в конце 70-х годов, но его результаты никогда не публиковались и компьютер на его основе в промышленных масштабах не изготавливался. В 1980 году Д.Паттерсон со своими коллегами из Беркли начали свой проект и изготовили две машины, которые получили названия RISC-I и RISC-II. Главными идеями этих машин было отделение медленной памяти от высокоскоростных регистров и использование регистровых окон. В 1981 году Дж.Хеннесси со своими коллегами опубликовал описание стенфордской машины MIPS, основным аспектом разработки которой была эффективная реализация конвейерной обработки посредством тщательного планирования компилятором его загрузки.

Эти три машины имели много общего. Все они придерживались архитектуры, отделяющей команды обработки от команд работы с памятью, и делали упор на эффективную конвейерную обработку. Система команд разрабатывалась таким образом, чтобы выполнение любой команды занимало небольшое количество машинных тактов (предпочтительно один машинный такт). Сама логика выполнения команд с целью повышения производительности ориентировалась на аппаратную, а не на микропрограммную реализацию. Чтобы упростить логику декодирования команд использовались команды фиксированной длины и фиксированного формата.

Среди других особенностей RISC-архитектур следует отметить наличие достаточно большого регистрового файла (в типовых RISC-процессорах реализуются 32 или большее число регистров по сравнению с 8 - 16 регистрами в CISC-архитектурах), что позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные. Для обработки, как правило, используются трехадресные команды, что помимо упрощения дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки.

Ко времени завершения университетских проектов (1983-1984 гг.) обозначился также прорыв в технологии изготовления сверхбольших интегральных схем. Простота архитектуры и ее эффективность, подтвержденная этими проектами, вызвали большой интерес в компьютерной индустрии и с 1986 года началась активная промышленная реализация архитектуры RISC. К настоящему времени эта архитектура прочно занимает лидирующие позиции на мировом компьютерном рынке рабочих станций и серверов.

Развитие архитектуры RISC в значительной степени определялось прогрессом в области создания оптимизирующих компиляторов. Именно современная техника компиляции позволяет эффективно использовать преимущества большего регистрового файла, конвейерной организации и большей скорости выполнения команд. Современные компиляторы используют также преимущества другой оптимизационной техники для повышения производительности, обычно применяемой в процессорах RISC: реализацию задержанных переходов и суперскалярной обработки, позволяющей в один и тот же момент времени выдавать на выполнение несколько команд.

Примером организации мультипроцессорной супер-ЭВМ может служить отечественная Эльбрус-3, в архитектуре которой использован целый ряд интересных решений (рис. 17).

 

Рис. 17.

Супер-ЭВМ Эльбрус-3 содержит до 16 ЦП, исполнительные устройства (сложения, умножения, деления, логической обработки, десятичных преобразований, обработки строк, вызова и записи операндов, программ и индексаций), которые работают в максимально допустимом режиме распараллеливания, обеспечивая быстродействие ВС при 16 ЦП порядка 5 млрд оп/с на векторных операциях и 1.5 млрд оп/с на скалярных; тисовая производительность отдельного ЦП на базе БИС ИЗООБ составляет порядка 600 млн оп/с и в 16-процессорном варианте — 10 млрд оп/с. Следует отметить, что качество отечественной элементной базы может свести на нет многие оригинальные архитектурные и системотехнические решения супер-ЭВМ, подобно ЭВМ более низких классов. Каждый из процессоров супер-ЭВМ обеспечивает эффективную трансляцию и выполнение программ за счет аппаратной реализации наиболее массовых алгоритмов языков высокого уровня и операционной системы, а также мультипрограммный режим с аппаратной защитой данных пользователя и операционной системы, а высокую производительность порядка 12 млн оп/с обеспечивают современная интегральная технология, высокий уровень параллельной организации и совмещения выполнения команд. ЦП аппаратно реализует стековую сверхоперативную память, поточную обработку команд (одновременно до 14 команд) и безадресную систему команд, базирующуюся на польской инверсной записи. Управляющая информация имеет формат слова (64 бита), числовые данные имеют длину в полслова (32 бита), слово (64 бита) и двойное слово (128 бит). Каждое слово снабжено 6-битным тегом, определяющим его тип. Допускается работа с нечисловой информацией форматов битового, цифрового или байтового наборов. Уже сравнительный временней анализ отдельного ЦП Эльбрус-2 и процессора супер-ЭВМ Сrау-ХМР показал лучшую архитектурно-структурную организацию первого.

Оперативная память Эльбрус-2 имеет модульную- организацию (8 модулей по 18 Мбайт) с общим объемом 144 Мбайт максимальной скоростью обмена с процессорами порядка 180 Мбайт/с. Память поддерживает режим групповой обработки, позволяющий за одно обращение записать/считать 4 слова; коммутатор ОП обеспечивает ей эффективный интерфейс со всеми ЦП системы. Система ввода/вывода состоит из процессоров ввода/вывода (ПВ/В; до 4) и до 1024 периферийных устройств. ПВ/В представляет собой специализированный процессор со своей буферной памятью, арифметико-логическими схемами и обеспечивает интерфейс внешних устройств (ВУ) с основными узлами системы посредством КМС (рис. 17). Работа ВС через линии связи с удаленными терминалами производится через специальные процессоры передачи данных (ППД₁—ППД₁₆), подключаемых к ПВ/В, и адаптеры (A₁—A₁₆); отдельные устройства ввода/вывода (УВВ) подключаются непосредственно к ПВ/В, а групповые ВЗУ — через УгУВУ. ПВ/В освобождают ЦП от управления операциями ввода/вывода. Общая операционная система (ОС) Эльбрус, являясь первой отечественной универсальной системой для мультипроцессорных ВС, эффективно обеспечивает функционирование супер-ЭВМ и поддерживает ряд важных режимов распараллеливания. При этом проблемы синхронизации процессов решаются на основе аппаратной реализации механизма семафоров. Супер-ЭВМ Эльбрус-3 — одна из немногих ВС этого класса, реализующая виртуальную память, состоящую из отдельных сегментов объектного кода и массивов данных; большие массивы разбиваются на страницы. Сегменты и страницы характеризуются тем, что смежность внутри них по виртуальным адресам совпадает со смежностью в ОП по физическим адресам.

Базовое СПО супер-ЭВМ Эльбрус базируется на машинном языке ЭЛЬ-76 высокого уровня и ОС Эльбрус; включает СУБД; компиляторы с языков программирования: Fortran-IV, Fortran-77, Algol-60, Simula-67, Pascal, PL/I, Lisp, Cobol, Snobol, Refal, Algol-68, КЛУ; ППП машинной графики, включая пакет ГРАФОР, и пакеты для специальных приложений. Дополнительно реализованы ОС UNIX, языки программирования Prolog, ADA. Наконец, для автоматизации разработки ПО и аппаратных средств был создан специальный имитационный комплекс (ИК), позволяющий вести эффективную разработку ПО при его максимальной совместимости с аппаратными средствами ВС.

Имитационный комплекс Эльбрус включает следующие основные компоненты:

— интерпретатор системы команд ЦП и ПВ/В;

— компилятор с языка ЭЛЬ-76 и текстовый редактор;

— средства организации и хранения информации на ВЗУ;

— командный язык работы в диалоговом и пакетном режимах;

— развитый набор сервисных средств.

Из наиболее известных зарубежных мультипроцессорных супер-ЭВМ можно отметить такие серии, как: Cray-3, Cray-4, Cray Y-MP фирмы Cray Research; AFP фирмы CDC; FACOM, VP-200 фирмы Fujitsu; HEP фирмы Denelcor; iPSC фирмы Intel; при этом последнюю можно с полным основанием рассматривать в качестве одной из первых коммерчески доступных персональных супер-ЭВМ с пиковой производительностью в 1 мегафлоп, параллельная архитектура которой на первых порах была реализована на процессорах Intel 80286/287.