Диагностирование дискретных устройств с памятью. Сигнатурный анализ

Для сложных вычислительных систем, обладающих большим объемом памяти и разветвленной логикой, объемы диагностической информации могут оказаться очень большими и потребовать неприемлемых аппаратурных и временных затрат. В этом случае применяется сжатие диагностической информации. Основным методом сжатия является сигнатурный анализ.

На рисунке 1 приведена схема диагностирования сложного вычислительного устройства, оформленного в виде большой интегральной схемы (БИС). Последняя имеет т входов и один выход и является элементом некоторой сложной МПС. Для проверки БИС используется проверяющий тест (в виде ВВП), содержащий последовательность входных наборов размерности т. Предположим, что эта последовательность содержит 100 наборов.

Рисунок 1 – Схема диагностирования БИС

Процесс диагностирования БИС состоит из двух процедур. Первая процедура заключается в подаче на вход БИС 100 наборов теста и в фиксации последовательности сигналов на выходе. Для этого требуется регистр, имеющий 100 разрядов. Вторая процедура состоит всравнении последовательности ответов с эталонной последовательностью, для хранения которой также требуется 100-разрядный регистр. Если эти две последовательности не совпадают хотя бы в одном разряде, делается вывод о наличии в БИС неисправности.

Данный процесс может быть реализован как аппаратными средствами, так и программным путем. При использовании аппаратных средств, кроме сложных регистров, необходима еще и более сложная схема сравнения. При применении программного метода требуется большое время для последовательного сравнения 100 бит.

Сжатие информации заключается в том, что 100-разрядный вектор выходных сигналов по какому-то правилу (алгоритму) заменяется вектором с существенно меньшим числом разрядов. Такая же операция производится и с эталонным вектором. Уменьшение числа разрядов сравниваемых векторов существенно уменьшает аппаратурные и временные затраты. Однако при этом имеет место потеря некоторой информации, в результате чего ряд неисправностей БИС не будут искажать выходной вектор и не будут обнаружены.

Максимальное сжатие информации происходит тогда, когда 100-разрядный (в общем случае n-разрядный) вектор преобразуется в одноразрядный вектор по принципу чётности числа единиц. Для этого выход схемы подключается к Т-триггеру (рисунок 2). В этом случае эталонный вектор содержит нечётное (или чётное) число единиц. Если после поступления тестовой последовательности на вход БИС триггер окажется в состоянии 0, то это будет означать, что в схеме есть неисправность. Если же при наличии неисправности триггер будет находиться в состоянии 1, то неисправность не обнаруживается.

Рисунок 2 - Схема диагностирования по принципу четности единиц

Предположим, что появление всех искаженных выходных векторов равновероятно, т.е. что половина всех неисправностей БИС нарушает чётность вектора, а половина не нарушает. Тогда вероятность того, что неисправность будет обнаружена, равна 0,5. Столь низкая вероятность обнаружения неисправности есть следствие максимального сжатия информации.

На практике применяются такие способы сжатия информации, которые лишь незначительно уменьшают вероятность обнаружения неисправности.

Будем представлять двоичный вектор выходных сигналов в виде многочлена f (х) относительно переменной х, расположенного по убывающим степеням с коэффициентами 0 и 1. Например, 9-разрядный вектор (п = 9) представляется в виде многочлена, например: 110100001 можно представить в виде полинома: f(x) = 1 ∙x ⁸+ 1 ∙x ⁷ + 0 ∙x ⁶+ 1 ∙x ⁵ + 0 ∙x ⁴ + 0 ∙x ³ + 0 ∙x ² + 0 ∙x ¹ + 1 ∙x ⁰ = x ⁸+ x ⁷ + x ⁵ + 1.

Многочлен имеет степень на один меньше, чем разрядность вектора. Над многочленами вводятся три вида операций: сложение (аналогично «сложению по модулю 2»), умножение, деление.

Из этих операций лишь деление многочленов уменьшает степень исходного полинома, а, следовательно, и разрядность соответствующего вектора. Именно поэтому она применяется для сжатия двоичной информации. При этом в качестве «сжатого» вектора применяется остаток от деления, называемый сигнатурой.

Рисунок 3 - Схема диагностирования БИС со сжатием информации

На вход БИС подается тестовая последовательность из 100 входных наборов. Выходная последовательность f (х) при помощи схемы делителя сжимается, например, в 16-разрядный вектор. Полученная сигнатура-реакция сравнивается с эталонной сигнатурой. Неисправности в БИС искажают последовательность f (х) и сигнатуру p (х). Но ряд неисправностей сигнатуру p (х) не искажает.

При построении схемы диагностирования (см. рисунок 3) решаются задачи синтеза схемы делителя и оценки вероятности необнаружения неисправностей БИС. Схема делителя, который называется сигнатурным анализатором (СА), представляет собой сдвиговый регистр с линейными обратными связями.

При работе такого делителя, после записи последнего разряда, на выходе схемы появляется полином, соответствующий частному от деления, а остаток –сохраняется в самом регистре. Таким образом, последовательный регистр с обратными связями осуществляет операцию деления многочленов, которая сопровождается записью сигнатуры в самом регистре.

Справедливо утверждение: Неисправность БИС не обнаруживается тогда и только тогда, когда многочлен вектора ошибки e (х) является кратным многочлену делителя g(x), т.е. делится на него без остатка.

Сигнатурный анализатор выполняется в виде измерительного прибора. Прибор имеет цифровой индикатор, на котором высвечивается сигнатура. В технической документации на принципиальной схеме сложного устройства, состоящего из отдельных блоков (сменных плат), на выходах этих блоков (в контрольных точках) указываются эталонные сигнатуры. Они могут быть получены расчётным путём или путём проверки с помощью СА заведомо исправного устройства. При выполнении диагностической процедуры оператор подключает вход СА к контрольным точкам, начиная с выходов. Двигаясь от выходов ко входам, он находит неисправную плату и заменяет её.

Метод сигнатурного анализа обладает большой достоверностью и требует небольшого дополнительного оборудования (3-4%). Тестовые программы по проверке аппаратуры могут быть записаны в ПЗУ, размещаемом в самом проверяемом оборудовании.

При построении рассмотренных выше СА нельзя использовать типовые микросхемы сдвиговых регистров, так как последние в своей структуре не содержат элементов М2. Поэтому применяются также схемы сигнатурных анализаторов с вынесенными сумматорами. Общая структура такого СА приведена на рисунке 4.

Рисунок 4 – СА с вынесенными сумматорами

 

При необходимости контроля БИС с несколькими выходами или одновременного контроля нескольких БИС применяется параллельный сигнатурный анализатор (ПСА). Он производит сжатие нескольких двоичных последовательностей одновременно. Применение ПСА существенно увеличивает скорость тестирования. При этом достоверность контроля в ПСА также определяется по значению 2 ^r, где r - степень делителя.