Триггеры в интегральном исполнении
Интегральная технология и использование методов алгебры логики позволили создать большое число различных триггеров на базе логических элементов, различающихся структурой цепей управления и режимами работы. Триггер состоит из цепей управления и запоминающих устройств и имеет один, два (или более) входа и два выхода. Каждый из входов имеет определенное функциональное назначение, которое отражается в обозначении данного входа (R, S, К, D и т. д.). Цепи управления, в, которые поступают входные (информационные) сигналы, преобразуют их в сигналы для запоминания и считывания.
Названия триггеров составляют из типов входов. Рассмотрим примеры построения некоторых наииболее простых типов триггеров на базе логических элементов ИЛИ — НЕ, либо И — НЕ. RS-триггер. Буквы R и S означают: R — раздельный вход установки в состояние 0, S — раздельный вход установки в состояние 1.
Схема асинхронного RS-триггера на двух логических элементах И- НЕ показана на рис. 6 слева. Триггер имеет два входа R и S и два выхода: прямой Q и инверсный`Q. Перекрестная связь выхода каждого элемента И - НЕ со входом другого обеспечивает схеме два устойчивых состояния. Предположим, что на S- входе триггера имеет место уровень логического 0, а на R-входе -1.Первый сигнал образует на прямом выходе Q триггера уровень логической 1. Этот сигнал формирует совместно с 1 на R- входе уровень логического 0 на инверсном выходе. Это устойчивое состояние триггера называют единичным по уровню на прямом выходе. При подаче на вход R уровня 0, а на вход S уровня 1 на прямом выходе устанавливается нулевой сигнал. Для RS-триггера существует запретная комбинация входных сигналов. Триггер теряет свойства (его состояние становится неопределенным) при одновременной подаче на входы R и S уровня логического 0. RS-триггер может быть построен на элементах ИЛИ—НЕ (рис. 6 в центре). Свойства триггера при этом сохраняются, но управление им должно производиться уровнями логической единицы.Более сложные триггеры D, Т и JК-типов выполняют на базе одного или двух ЯS-триггеров с использованием в цепях управления элементов задержки или логических переключающих схем. D-трнггер. Схема синхронного D-триггера приведена на рис. 7 (слева). Справа показано его условное обозначение. D-триггер имеет один информационный вход D, устанавливающий триггер в состояние, соответствующее логическому уровню на этом входе. Вход С является исполнительным (управляющим, синхронизирующим). Он служит для подачи на вход синхронизирующего сигнала.. Триггер состоит из асинхронного RS- триггера и логических переключающих устройств на входах (одного элемента НЕ и двух элементов И-НЕ).
При нулевом сигнале на входе С на выходах элементов И-НЕ образуются уровни логической единицы и следовательно RS-триггер сохраняет прежнее состояние при любом сигнале на входе D. При С = 1 и D = 1 уровень 0 будет на входе S RS-триггера, а при D=0 уровень 0 окажется на входе R RS-триггера. Последний перейдет в единичное и нулевое состояние соответственно.
Следовательно, D-триггер принимает информацию с входаD когда С = 1, и может ее хранить до тех пор, пока С = 0. При этом на прямом выходе триггера устанавливается то же состояние, которое было на D входе. Т-триггер.. T-триггер имеет один вход, который называется счетным и обозначается буквой Т и два обычных выхода. На рис.8 слева показана структура одной из схем Т-триггера и справа его условное обозначение. В схеме используется D-триггер, инверсный выход которого соединен с D входом. Таким образом, на информационном входе присутствует состояние, противоположное тому, в котором находится D-триггер. В отличие от схемы, приведенной выше, данный D-триггер построен так, что срабатывает в момент так называемого спада синхроимпульса на входе C. Следовательно в момент каждого спада его состояние будет изменяться на противоположное.
JК-трнггер. Это наиболее универсальный триггер. Он может работать в режиме любого из названных выше. Подробно его схема и свойства здесь не рассматриваются.
|
Запоминающие устройства состоят из двух плеч, в каждом из которых одновременно хранятся сколь угодно долго два сигнала, один из которых соответствует логической 1, другой —логическому 0. Выход триггера Q, с которого в исходном состоянии снимается высокий потенциал, обычно называют прямыми, другой — инверсным (обозначается).По способу записи информации все триггеры подразделяют на асинхронные, в которых информация записывается непосредственно при поступлении входного сигнала, и тактируемые (синхронные), записывающие входную информацию только при поступлении разрешающего тактового импульса.
