Микропроцессор Pentium 4

 

ALU - блоки целочисленной обработки (ОУ);

БРЗ - блоки регистров для целочисленных операндов;

БФА – блок формирования адреса операндов (один для выборки, другой для записи операндов);

FPU –устройство обработки с плавающей точкой;

MMX – SIMD-обработка целочисленных операндов; 8, 16, 32-х разрядные операнды на базе 128-разрядного регистра;

SEE – пакетные 128-битные SIMD-операции с плавающей точкой и перестройкой разрядности;

SEE2 – комбинирование MMXи SЕE.

 

Особенности:

- Гарвардскаяструктура с разделением потоков команд и данных.

- Суперскалярная архитектура, обеспечивающая параллельное выполнение нескольких команд в параллельно работающих исполнительных устройствах.

- Динамическое изменение последовательности команд по готовности данных.

- Конвейерное исполнение команд и операций на функциональных операционных устройствах.

- Предсказание направления ветвления.

Во входном окне – 126 CISC команд (на ЯВУ). Дешифратор команд формирует последовательность микрокоманд на основании поступивших команд из программ на ЯВУ. В кэш-памяти микропрограмм может размещаться до 12000 микрокоманд для 126 команд CISC. Микрокоманды (для 40-ка CISC-команд) размещаются в очереди микрокоманд. Эти микрокоманды направляются на исполнительные устройства по мере готовности данных и наличия свободных ОУ, пригодных для реализации данных микрокоманд. Эти функции реализует блок распределения микрокоманд. В ОУ реализуется параллельное выполнение микрокоманд на основе конвейерного принцмпа.

Число ступеней конвейера достигает 20, т.е. в одном конвейере может находиться до 20-ти микрокоманд.

В основе построения операционных устройств ядра – RISC-архитектура.

42 млн. транзисторов н7а кристалле.

Архитектура микропроцессора в целом: CISK+RISK.