АРХИТЕКТУРА ЭВМ. Рис. 5.21. Древовидная система USB-портов

Рис. 5.21. Древовидная система USB-портов

На верхнем уровне иерархии находится корневой HUB, который порождает 4 USB-порта первого уровня. Один из этих портов можно использовать для подключения USB-хаба 1 уровня USB Hub 1. Этот хаб порождает четыре USB-порта 2 уровня, один из которых можно использовать для подключения USB-хаба 2 уровня USB Hub 2. Процесс размножения порта можно продолжать далее.

USB-Hub представляет собой концентратор с одним портом и драйвером Upstream и четырьмя портами и драйверами Downstream. Драйвер Upstream служит для подключения USB-хаба к вышестоящему по иерархии хабу. К драйверам Downstream подключаются оконечные устройства (функции по терминологии USB) или они образуют USB-порты.

Схема драйвера Downstream показана на рис. 5.22. Драйвер состоит из передатчика, управляющего контроллера, который одновременно является приёмником, и источника питания Е1, который чрез резистор R1 подключён к линии Vbus, питающей подключаемые к драйверу устройства.

 

Рис. 5.22. Схема USB драйвера Downstream.

Передатчик драйвера образует источник напряжения Е2 и электронные переключатели S1 и S3. Передатчик с помощью переключателей S1.1 и S1.2 создаёт в линиях D+ и D– двуполярные импульсы, которые передают логические нули. Передаче нуля соответствует переключение полярности. При передаче единицы полярность сигнала не меняется. Такой метод кодирования называется NRZI-кодирование. Этот метод реализуется блоком NRZI coder, построенном на обычном JK-триггере. При передаче логического нуля происходит перепад напряжения между линиями D+ и D–, по которому создаётся внутренний синхроимпульс, который выделяется Decoder'ом ведомого драйвера. Декодер создаёт два сигнала: синхронизации sync и поступления данных data in. Входом приёмника являются выводы Line D+ и Line D–.

Управление процессом обмена данным осуществляется контроллером, который создаёт сигналы управления:

· ОЕ – останов передачи, разомкнуть контакты ключа S2;

· SEO – замкнуть линии D+ и D– на общий провод;

· FLS/LS – выбор скорости передачи (низкая Low или полная Full).

Сигналы управления воздействуют на ключи и переключатели через усилители У1 – У4. В приёмной линии стоит операционный усилитель Dif с дифференциальным входом. Сигналы, пришедшие по линии D+ и D–, усиливаются усилителями DL+ и DL–.

Драйвер Upstream несколько отличается от драйвера Downstream:

· отсутствует источник питания Е1;

· у драйвера высокой скорости линия D+, а у драйвера низкой скорости линия D– через резистор 1,5К соединена с источником питания 3,0 – 3,6 В.

Следует иметь в виду, что технология обмена данными USB имеет множество спецификаций USB v.1.1, USB v.2.0, USB v.3.0, USB OTG v.1.0 и v.1.3 (расширенные) и Wireless USB v.1.0 и v.1.3 (беспроводные).

 

5.5.5. Инфракрасный IrDA-порт

Инфракрасный порт предназначен для организации беспроводной связи в компьютерных системах и в системах связи в пределах прямой видимости на расстоянии до 1м. Предполагается, что на пути прохождения инфракрасных лучей отсутствуют задымления и различные непрозрачные преграды, а также мощные источники света. Схема инфракрасного канала показана на рис. 5.23.

 

 

Рис. 5.23. Схема организации инфракрасного канала IrDA

Канал передачи инфракрасными лучами образуется приёмопередатчиками, построенными на светодиодах с углом излучения 30º и PIN-диодах с углом приёма 15º. Приёмопередатчики управляются процессорами и присоединяются к ним через различные шины. Они могут быть как выносные, так и внутренние.

Внутренние приёмопередатчики низких скоростей строятся на обычных микросхемах портов UART и управляются микросхемами 16450/16550 через модуляторы-демодуляторы. Они могут быть построены также на последовательных COM-портах посредством их переконфигурации и т.д. На высоких скоростях применяются специализированные микросхемы и карт расширения. Внешние ИК-адаптеры выпускаются в виде отдельных блоков с интерфейсами COM или USB.

В настоящее время существуют следующие стандарты, определяющие работу порта IrDA:

· IrDA 1.1 SIR (стандарт группы IDA) и HP-SIR (Hewlet-Paccard) –
9,6 – 115,2 кБит/с;

· IrDA HDLC, он же IrDA MIR – 0,576 и 1,152 Мбит/с;

· IrDA FIR – 4 Мбит/с;

· ASK IR – 9,6 – 57,6 Кбит/с.

Работа порта регламентируется сетевыми протоколами физического уровня (IrDA SIR, ASK IR, IrDA HDLC, и IrDA FIR), протоколом доступа IrLAP, протоколом управления соединением IrLMP, протоколом транспортного уровня Tiny TP, протоколом-эмулятором проводных подключений IrCOMM, протоколом доступа к сетям IrLAN и протоколом объектного обмена.

 

5.5.6. Радиоинтерфейс BlueTooth

BlueTooth (ВТ) де факто является стандартом передачи информации радиоволнами на небольшие расстояния. На физическом уровне стандарт предусматривает существование у связанных радиоканалом устройств передатчиков и приёмников, работающих в диапазоне частот 2402 – 2480 МГц, в котором законодательно предусмотрено свободное использование частот[22]. Мощность передатчиков 1, 2,5 и 100 мВт с возможностью регулировки "вниз". Аппаратура ВТ может подключаться к шинам расширения, например PC Card, шине USB, COM-порту.

Передача данных ведётся в последовательном коде с частотной девиацией (отклонением частоты от несущей) положительной для логических единиц и отрицательной – для логических нулей. Использование одной несущей частоты ограничено 625 мкс. Эта длительность называется тайм-слотом. Тайм-слоты имеют нумерацию от 0 до 2²⁷. Длинные пакеты передаются в течение нескольких тайм-слотов. Во время передачи ведётся счёт слотов. По окончании передачи слота передатчик переходит на другую несущую частоту. Если пакет информации передавался в течение нескольких слотов, то по окончании передачи пакета частоты слотов, задействованных во время его передачи пропускаются.

Последовательность перехода с одной несущей частоты на другую определяется псевдослучайной последовательностью 79 (для Франции 23) чисел. Последовательность частот образует один канал связи BlueTooth. Множество устройств связанных таким каналом называется пикосетью. В пикосеть может входить одно ведущее устройство (мастер) и до 7 активных ведомых устройств. Одни и теже ведомые устройства могут входить в разные пикоскти, а мастер пикосети может являться ведомым устройством другой пикосети.

Между мастером и ведомым устройством уcтанавливаются синхронные (SCO) и асинхронные (ACL link) связи. Мастер может посылать широковещательные сообщения, адресованные всем ведомым устройствам. Посредством таких сообщений он может давать или общие команды или задавать адрес конкретного ведомого устройства. Ведомое устройство может передавать данные только в случае его вызова мастером.

Для связей SCO и SCL предусмотрено по 4 вида пакетов. Три из четырёх видов пакетов SCL защищаются контрольной суммой, пакеты SCO – нет. Для защиты от ошибок в ряде пакетов применяется избыточное кодирование с передачей одного бита трижды или с формированием из 10 битов одного 15 битного символа на основе кода Хемминга.

Стандарт определяет пять логических каналов:

· LC – для низкоуровневого контроля;

· LM – для обмена информацией между менеджерами соединений ведущего и ведомого устройств;

· US – для синхронного потока данных;

· UA/UI – для передачи пользовательских пакетов данных в целом и фрагментированном виде.

Безопасность каналов BlueTooth обеспечивается аутентификацией пользователей и шифрования данных

Над физическим уровнем работают следующие протоколы:

· L2CAP – протокол адаптации и управления логической связью;

· SDP обнаружение сервисов;

· RFCOMM – эмуляция последовательного 9-проводного RS-232 порта для протокола L2CAP в целях замены традиционных кабельных соединений на радиоканалы;

· TCS BIN – определение сигнализации вызова для связи устройств;

· HCI – интерфейс хост-контроллера – набор команд для управления радиосвязью, получения информации о состоянии устройств и собственно передачи данных.

Для каждого из способов подключения аппаратуры ВТ существует свой протокол транспортного уровня HCI, чем обеспечивается независимость транспортного протокола от способа подключения.

 

5.5.7. Порт FareWare

Порт FireWare предназначен для подключения внешних устройств по одноимённой шине. Шина содержит четыре провода для передачи данных и два провода для питания внешних устройств. Шина поддерживает асинхронный и изохронный режимы передачи данных. Скорость передачи до 800 Мбит/с, ожидается рост скорости передачи до 3,2 Гбит/с. Данные пересылаются пакетами, в промежутке между которыми передаётся служебная информация.

 

5.5. Принципы работы и организация принтеров

 

5.6. Принципы работы и организация сканеров

 

Контрольные вопросы

1. Каков современный подход к организации системы ввода/вывода?

2. Каково назначение модулей ввода/вывода?

3. Каковы способы подключения системы ввода/вывода?

4. Поясните структуру модуля ввода/вывода

5. Поясните схему взаимодействия модуля ввода/вывода с процессором и окружающей средой.

6. Поясните обобщённую временную диаграмму обмена данными в системе ввода/вывода.

7. Поясните организацию ввода/вывода с опросом.

8. Поясните организацию ввода/вывода по прерываниям.

9. Поясните организацию ввода/вывода с прямым доступом к памяти.

10. Поясните принципы работы клавиатуры.

11. Поясните типы клавиатур с точки зрения состава клавишей и индикаторов.

12. Что такое скан-коды клавишей?

13. Поясните организацию взаимодействия клавиатуры с процессором.

14. Поясните принципы работы мыши.

15. Поясните организацию взаимодействия мыши с процессором.

16. Какие интерфейсы используются для подключения мыши?

17. Поясните принципы образования изображения на экранах монитора.

18. Каково содержимое видеопамяти в графическом и текстовом режимах?

19. Поясните обобщённую схему видеоподсистемы.

20. В чём разница между графическими сопроцессором и процессором? Какой из них обеспечивает более высокую производительность вычислительной системы? Почему?

21. В чём разница между видеокартой и графическим ускорителем?

22. Каково назначение Расширения BIOS в графическом адаптере?

23. Каково назначение контроллера электронно-лучевой трубки?

24. Что такое контроллер RAMDAC и каково его назначение?

25. Как организуется видеопамять?

26. Что такое первичный и вторичный буфер видеопамяти?

27. Что даёт технология первичного и вторичного буферов видеопамяти?

28. Что такое гамма-коррекция? Как она реализуется?

29. Поясните дискретный интерфейс RGB TTL.

30. Поясните интерфейс RGBAnalog.

31. Поясните интерфейс EVC.

32. Поясните технологию TDMS.

33. Поясните интерфейс DVI.

34. Поясните интерфейс HDMI.

35. Поясните обобщённую архитектуру аудиоподсистемы.

36. Что такое звуковая карта и каковы её функции?

37. Поясните способ оцифровки звука.

38. Что такое дискретизация и квантование?

39. Что такое видеокарты аналоговая, Digital Ready и Digital Only?

40. Поясните структурную схему аналоговой звуковой карты.

41. Что такое микшер?

42. Что такое аналогово-цифровой и цифроаналоговый преобразователи?

43. Поясните гармонический способ синтеза звука.

44. Поясните MIDI-синтез звука.

45. Поясните структурную схему звуковой платы на основе чипсета АС'97.

46. Опишите принципы действия микрофонов.

47. Каковы схемы воспроизводящих устройств аудиоподсистемы?

48. Как устроены звуковые колонки?

49. Что такое порты? Какие порты наиболее распространены в персональных компьютерах?

50. Что такое последовательный и параллельный код?

51. Что такое синхронный и асинхронный обмен?

52. Что такое статический и динамический способы кодирования?

53. Что такое бит паритета?

54. Дайте характеристику Com-порта.

55. Опишите сигналы интерфейса RS-232.

56. Поясните временную диаграмму обмена данными по Com-порту.

57. Поясните передачу байта в интерфейсе RTS-232.

58. Поясните интерфейс базового параллельного порта LPT.

59. Поясните структурную схему обмена данными по USB-порту.

60. Как реализуется иерархическая система USB-портов.

61. Поясните схему драйвера Downstream порта USB.

62. Поясните способ кодирования данных в шине USB.

63. Поясните организацию инфракрасного порта IrDA.

64. Каковы достоинства и недостатки порта IrDA?

65. Как реализуется порт IrDA?

66. Какие стандарты описывают порт IrDA?

67. Какие протоколы регламентируют работу порта IRDA?

68. Дайте характеристику стандарта Bluetooth.

69. Опишите принцип передачи данных по порту Bluetooth.

70. Какие виды пакетов данных предусматривает стандарт Bluetooth?

71. Какие протоколы регламентируют работу порта Bluetooth?

 

6. ОРГАНИЗАЦИЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ
ЦЕНТРАЛЬНЫМ ПРОЦЕССОРОМ, ВНУТРЕННЕЙ ПАМЯТЬЮ
И ВНЕШНИМИ УСТРОЙСТВАМИ

6.1. Система шин вычислительной машины: общие принципы

Множество каналов связи между устройствами вычислительной машины образует систему соединений, обеспечивающих обмен информацией между:

· центральным процессором и памятью;

· центральным процессором и модулями ввода-вывода;

· памятью и модулями ввода-вывода.

За время развития вычислительных машин системы соединений прошли путь развития (рис. 6.1) от системы непосредственных связей до сложных иерархических систем. На рис. 6.1 приняты обозначения: ЦП – центральный процессор, ПАМ – память, МВВ – модуль ввода-вывода, А, А1, А2 – адаптеры.

 

 

а)

б)

в)

г)

Рис. 6.1. Эволюция систем соединений: системы непосредственных связей (а),
одношинная (б), двухшинная (в) и иерархическая (г) системы

В системе непосредственных связей процессор имеет связи с каждым устройством, и устройства имеют связи, не затрагивающие процессор. В одношинной архитектуре все устройства связаны через одну общую шину, которую можно назвать системной шиной. В двухшинной системе процессор поддерживает две шины: шину связи с памятью и шину связи с устройствами ввода-вы­вода. В иерархической многошинной системе процессор и память связаны системной шиной, адаптер А образует подчинённую шину расширения, а адаптеры А1 и А2 – шины связи с устройствами ввода-вывода. Возможен и другой вариант, в котором отсутствует адаптер А, а адаптеры А1 и А2 присоединены к системной шине и образуют две подчинённые шины расширения.

Следует иметь в виду, что по шинам передаются адреса, команды и данные. Порядок их передачи от использования линий шин до последовательности и способа их передачи регулируются шинными протоколами. Например, в системной шине могут существовать отдельно шина команд, шина адресов и шина данных. Но возможен и другой вариант: по одной и той же шине передаются и команды, и адрес, и данные. Процесс передачи адресов, команд и данных может быть как синхронным, так и асинхронным. В настоящее время по назначению выделяют шины следующих видов:

· шины "процессор – память";

· шины ввода-вывода;

· системные шины.

Наиболее высокие требования по производительности предъявляются к шинам "процессор – память", самые низкие – к шинам ввода-вывода. Если системная шина является единственной, то к ней также предъявляются высокие требования по производительности, но резервы производительности таких шин быстро исчерпываются, и приходится переходить на другие протоколы передачи данных.

В любой системе шин всегда возможен случай обращения к одной и той же шине нескольких устройств. Возникает конкуренция между устройствами за роль ведущего устройства. Этот конфликт разрешает система арбитража шин.

 

6.2. Шины "процессор – память"

В современных вычислительных системах работа процессора с памятью стала весьма сложным процессом, превратившего простую шину в сложную систему шин (рис. 6.2).

 

Рис. 6.2. Система шин, соединяющих процессор с памятью

Системная шина загружена работой как с памятью (ОЗУ) и кэш-памятью, так и с другими устройствами. Такой режим работы разделением шины резко снижает производительность системы. Для её повышения введена Передняя шина или Front-Side Bus (FSB), которая загружена только работой с оперативной памятью. Однако связь процессора с кэш-памятью 2 уровня по системной шине также противоречит идее кэша: кэш является быстродействующей памятью, а связь с ним осуществляется по разделяемой медленными устройствами шине. Поэтому введена специальная Тыльная шина или Back-Side Bus (BSB).

Наличие двух шин BSB и FSB позволяет процессору обращаться к двум устройствам памяти одновременно. Описанная архитектура связи процессора и памяти получила название Dual Independent Bus (DIB).

При проектировании системы шин связи процессора и памяти разработчики "выжимают" все возможности повышения производительности, вплоть до обеспечения минимальной длины линий связи указанных шин.

 

6.3. Системная шина

6.3.1. Структура системной шины

Системная шина исторически является самой первой шиной, обеспечившей связь процессора с другими устройствами по единому интерфейсу и единой системе линий. В настоящее время ширина системной шины достигает нескольких сотен линий.

Любая операция обмена данными по системной шине называется транзакцией, которая происходит в следующем порядке:

· ведущее устройство выставляет адрес вызываемого устройства;

· ведущее устройство выставляет данные на шину данных;

· ведущее и ведомое устройство обмениваются сигналами, управляющими процессом передачи данных.

Вторая и третья операции могут выполняться одновременно. Но адрес всегда выставляется первым.

Наиболее популярна системная шина с тремя группами линий связи: шиной адреса, шиной данных и шиной управления. В шину управления входят и линии питания различных внутренних устройств.

Шина адреса служит для передачи адресов ячеек памяти, регистров процессоров, портов ввода-вывода. Структура адреса может быть самой разнообразной: от простого числа, до комплекса чисел, указывающих устройство и номер байта в этом устройстве. В ряде случаев адрес дополняется вспомогательной информацией, для передачи которой задействуются специальные линии шины управления. В настоящее время ширина шины адреса составляет до 36 линий, что позволяет иметь адресное пространство ёмкостью до 64Гбайт. В перспективе ожидается переход на ширину до 40 линий.

Шина данных служит для пересылки данных между модулями системы. В настоящее время ширина шины данных равна 32, 64 или 128 бит. К шине данных предъявляются повышенные требования по пропускной способности. Объём данных, передаваемых в течение одной транзакции, называют словом. Слово может передаваться единой комбинацией битов или побайтно. Длина передаваемого слова существенно влияет на производительность системы, т.к. укорочение слова увеличивает число обращений к памяти при одном и том же объёме передаваемых данных.

Шина управления состоит из семи групп линий связи:

· линии сигналов управления транзакциями (2 – 8 линий), по которым передаются: тип транзакции, количество битов и номера байтов слова, тип адреса, идентификационный номер протокола, управляющего обменом данными;

· линии передачи статуса (состояния) или кода возникшей ошибки (1 – 4 линии);

· линии арбитража (3 –11 линий);

· линии прерываний (1 или 2 линии), по которым передаются сигналы запроса на обслуживание от ведомых устройств;

· линии организации последовательных локальных сетей (1 – 4 линии), разгружающие быстрые линии от последовательной передачи данных;

· линии позиционного кода (4 – 5 линий), позволяющие идентифицировать разъёмы системной платы или вставленные в них дочерние платы;

· линии тактирования и синхронизации (2 – 6 линий) для передачи тактовых импульсов и сигналов синхронизации.

Существуют системные шины, которые передают адреса и данные по одним и тем же линиям (рис. 6.3). Такие шины называются мультиплексируемыми, т.е. переключаемыми. Ведущие устройства таких шин присоединяются к системной шине через мультиплексоры (МП), каждый из которых имеет два входа "адрес" (А) и "данные" (D) и один выход, подключённый к системной шине. Ведомые устройства подключаются к системной шине через демультиплексоры (ДМП), каждый из которых имеют один вход, подключённый к системной шине, и два выхода "адрес" (А) и "данные" (D), к которым подключено устройство.

 

а) б)

Рис. 6.3. Шина с мультиплексированием адреса и данных
в режиме передачиадреса (а) и банных (б)

Адрес и данные передаются последовательно во времени. При передаче адреса (темно-серая заливка стрелок) мультиплексор подключает блок адреса ведущего устройства к системной шине, а демультиплексор – системную шину к блоку приёма адреса устройства. При передаче данных (светло-серая заливка стрелок) мультиплексор и демультплексор связывают между собой блоки данных ведущего и ведомого устройств.

 

6.3.2. Системы арбитража шины

Система арбитража разрешает конфликты, возникающие при обращении к ней нескольких устройств одновременно. Принципиально возможны три схемы арбитража:

· централизованная с параллельным арбитражем (рис. 6.4,а);

· централизованная с последовательным арбитражем (рис. 6.4,б);

· децентрализованная (рис. 6.5).

Централизованная схема предполагает существования специального устройства – арбитра шины. Ведущие устройства У₀ … У_n-1 выдают запросы на предоставление шины. О текущем состоянии шины сигнализирует состояние линии "занято". Центральный арбитр в случае параллельного арбитража выдаёт индивидуальные сигналы предоставления шины (разрешения) каждому устройству при свободной системной шине. В случае последовательного арбит­ража сигнал предоставления шины выдаётся один общий, но он передаётся от одного устройства к другому. При этом можно учесть и приоритет ведущих устройств.

 

 

а)

 

 

б)

Рис. 6.4. Схемы параллельного (а) и последовательного (б)
централизованного арбитража

Децентрализованный арбитраж не предусматривает существования центрального арбитра, но предусматривает существование контроллеров доступа к шине (КДШ) у каждого ведущего устройства У₀ … У_n-1. Каждому ведущему устройству присваивается уникальный уровень приоритета.

 

 

 

 

Рис. 6.5. Схема децентрализованного арбитража

Шины запросов состоят из нескольких линий. На шину запроса контроллер выставляет свой номер. Если сигнал "Занято" отсутствует, то устройство захватывает шину и выдаёт сигнал "Занято". Если сигнал "Занято" в момент запроса установлен, то устройство сравнивая уровни приоритета свой и конкурента решает вопрос о захвате системной шины: устройства с более низким приоритетом снимают свои запросы и переводят свои процессы в состояние ожидания.

 

6.3.3. Протоколы системной шины

Обмен данными по системной шине происходит по определённым правилам, называемым протоколом шины. Различают синхронный (рис. 6.6) и асинхронный (рис. 6.7) протоколы.

Синхронный протокол предусматривает тактовых импульсов (ТИ) в качестве импульсов синхронизации. Ведущее устройство (М – Master) в интервал времени t1 – t2 передаёт сигнал START, сигналы управления и адрес.

 

Рис. 6.7. Временная диаграмма синхронного протокола

В интервале времени t3 – t4 ведомое устройство (S – Slave) передаёт своё состояние, ведущее устройство – данные. Приём данных подтверждает сигнал "Подтверждение", переданный ведомым устройством. Разумеется, быстродействие устройств должно быть достаточно высоким, для того чтобы успевать реагировать на тактовые импульсы.

 

 

Рис. 6.5. Временная диаграмма асинхронного протокола

Асинхронный протокол (рис. 6.5) предусматривает синхронизацию работы устройств не тактовыми импульсами, а специальными сигналами состояния процесса. Буквами M и S обозначены действия ведущего и ведомого устройств соответственно.

Процесс обмена начинается в момент времени t1 передачей ведущим устройством сигнала управления и адреса. В момент t2 ведомые устройство сигналом "Состояние" сообщают, что они готовы к работе. В момент t3 ведущее устройство передаёт строб-импульс адреса, предписывая ведомым устройствам прочитать адрес. В момент времени t4 импульсом "Подтверждение адреса" вызванное ведомое устройство сообщает, что оно готово к работе.

В момент времени t6 передаётся сигнал управления, сообщающий, что будут затребованы данные. В момент времени t7 ведомое устройство сообщает, что данные выставлены, а в момент времени t8 передаёт строб данных, ограничивающий время чтения данных. В момент времени t9 ведущее устройтво сигналом "Подтверждение данных" сообщает, что данные прочитаны. По окончании этого сигнала процесс обмена данными завершается.

 

6.3.4. Стандарты шин

Стандартизация шин явилась необходимым шагом, позволившим разработчикам внешних устройств и вычислительных машин работать независимо друг от друга. Стандартизация в большей степени коснулась шин малого интерфейса, т.е. шин внешних устройств. Для системных шин стандартизация свелась, в основном, к разработке внутренних стандартов производителей вычислительной техники.

По назначению системные шины можно разделить на следующие группы:

· системные шины общего назначения, например, VME, Futurebus, Multibus II;

· системные шины высокопроизводительных серверов, например, Summit, Challenge, XDBus;

· системные шины персональных компьютеров, например, NuBus, ISA 8/16, EISA и FSB Pentium IV.

По способу передачи данных шины делятся на параллельные и последовательные. Все перечисленные выше шины являются параллельными. В последнее время более перспективными шинами считаются последовательные шины, т.к. параллельные при кажущейся простоте организации создают множество трудно решаемых проблем. При желании информацию по характеристикам указанных шин можно найти в [1].

Среди последовательных системных шин наиболее популярными считаются шины PCI Express, Hyper Transport и QPI. Именно эти шины и будут рассмотрены ниже. Общим для всех трёх стандартов является построение канала связи, состоящего из множества линий связи, которые разбиты на линии передачи, линии приёма, линии управляющих сигналов и линии тактовых сигналов.

Шина PCI Express имеет три версии PCI-E, 2.0 и 3.0 (рис. 6.6) и образует канал связи, состоящий только из линий передачи и линий приёма. Канал может состоять из 1, 2, 4, 8, 16 или 32 линий передачи и приёма. Канал из одной линии версии PCI-E обеспечивает пропускную способность 2,5 Гбит/с, а канал из 32 линий – 16 Гбайт/с. Для версии PCI Express 2.0 пропускная способность канала удваивается. В конце канала связи стоит коммутатор, который образует двунаправленные каналы разной ёмкости для подключения устройств У1, У2, У3.

 

 

Рис. 6.6. Упрощенная схема шины PCI Express

Передача данных ведётся пакетами. В пакете могут содержаться служебные сигналы, адреса или данные. Пакеты отправляются одновременно по всем доступным линиям. Применяется избыточное кодирование, при котором на каждые 8 бит добавляется 3 бита. Управление шиной ведётся контроллером, который называется Host Bridge.

 

 

Рис. 6.6. Упрощенная схема шины Hyper Transport

Шина Hyper Transport также использует канал, состоящий из множества линий связи, причём канал можно сконфигурировать на разное число линий передачи и линий приёма. В состав канала входят также отдельные линии управления и линии синхронизации (тактовых импульсов).

Данные упаковываются в пакеты стандартного вида, содержащие 32-бит­ные слова. Первым идёт управляющее слово. Если пакет содержит адрес, то последние 8 бит управляющего слова присоединяются к следующему слову и вместе с ним образуют 40-битный адрес. Возможна и 64-битная адресация при соответствующем управляющем слове. Данные передаются 32-битными словами вне зависимости от реальной длины данных.

Посылка данных происходит и по переднему, и по заднему фронту синхронизирующих импульсов. В двунаправленном режиме 32-битная шина обеспечивает пропускную способность до 41,6 Гбайт/с.

 

 

Рис. 6.6. Упрощенная схема шины QPI

Шина QPI организует канал из 20 линий передачи и 20 линий приёма. Кроме них в канал входят линии тактовых импульсов для передачи и приёма данных. Пропускная способность шины составляет 12,8 Гбайт/с в каждую сторону или 25,6 Гбайт/с суммарно.

Шины последовательного интерфейса поддерживают асинхронный и изохорный режимы передачи данных. В первом режиме устройства обмениваются запросом и положительным (ASK) или отрицательным (NASK) ответом. Отрицательный ответ формируется при обнаружении ошибки. Тогда передача будет повторяться до тех пор, пока информация не будет принята правильно, или пока не будет зафиксирована неустранимая ошибка.

Во втором режиме проверка правильности приёма не производится. В этом режиме производятся потоковые передачи аудио- и видео данных в реальном масштабе времени. Для передач обеспечивается определённая пропускная способность шины, обеспечивающая приемлемую задержку сигнала. Однако доставка информации не гарантируется.

Среди относительно новых шин для присоединения внешних устройств интереса заслуживают шины USB, Bluetooth, IrDA и FireWare, рассмотренные в разделе 5.

 

6.4. Устройства прямого доступа к памяти.

Принципиально возможны три способа организации процесса ввода-вывода:

· ввод/вывод с опросом;

· ввод/вывод по прерываниям;

· ввод/вывод с прямым доступом к оперативной памяти.

Первые два способа загружают процессор медленными операциями ввода/вывода. Поэтому они непригодны для ввода/вывода больших объёмов информации в высокопроизводительных вычислительных системах.

Для организации ввода/вывода без загрузки центрального процессора медленными операциями необходимо обеспечить внешним (периферийным) устройствам прямой доступ к памяти без участия процессора. Эту задачу решает контроллер прямого доступа к памяти (ПДП). Схема организации ввода/вывода с прямым доступом к памяти показана на рис. 6.7.

 

 

Рис. 6.7. Организация ввода/вывода с прямым доступом к памяти с общей шиной

Перед осуществлением операции ввода/вывода с прямым доступом к памяти контроллер процессор должен сообщить контроллеру ПДП следующую информацию:

· вид запроса (чтение или запись);

· адрес устройства ввода/вывода;

· адрес начальной ячейки блока памяти, являющейся источником/приём­ником данных;

· количество слов данных, подлежащих вводу/выводу.

Вид запроса и адрес устройства ввода/вывода пересылаются в логику управления. Размер блока данных в словах пересылается в счетчик данных, адрес начальной ячейки памяти, являющейся источником/приёмником данных – в регистр адреса. Процесс записи перечисленных данных в контроллер ПДП называется инициализацией контроллера. Процесс ввода и вывода данных с ПДП показан на рис. 6.8. Инициатором процесса ввода/вывода может быть как процессор, так и периферийное устройство.

	ША ЧТЗУ ЗПЗУ ШД ВЫВ ВВ ПУ ОП

 

t

 

 

Рис. 6.8. Временная диаграмма процессов ввода/вывода с ПДП
(ОП – основная память, РА – регистр адреса, ПУ – периферийное устройство,
ЛУ – логика управления, ЧТЗУ, ЗПЗУ, ВЫВ, ВВ – сигналы управления
согласно рис. 6.7)

При выводе данных в момент t1 контроллер выставляет адрес ячейки памяти на шину адреса. В момент времени t2 формируется сигнал ЧТЗУ (чтение запоминающего устройства), и на шине данных появляются данные из памяти. В момент t3 формируется сигнал ВЫВ (вывод) и периферийное устройство (ПУ) читает данные с шины данных в течение интервала времени t3 – t4.

При вводе данных в момент t5 контроллер выставляет адрес периферийного устройства из логики управления и в момент времени t6 формирует сигнал ВВ (ввод). На шине данных появляются данные из периферийного устройства. В момент времени t7 на шину адреса выставляется адрес ячейки памяти. В момент времени t8 формируется сигнал ЗПЗУ (запись в запоминающее устройство), и основная память (ОП) читает данные с шины данных в течение интервала времени t8 – t9.

Прямой доступ к памяти может осуществляться в одном из трёх режимов:

· режим блочной пересылки, предусматривающий полный захват контроллером ПДП системной шины на всё время пересылки блока данных;

· режим с пропуском цикла, предусматривающий предоставление системной шины процессору после каждой операции со словом данных;

· прозрачный режим, предусматривающий захват системной шины контроллером ПДП только в те циклы, когда с ней не работает процессор.

Следует иметь в виду, что контроллер ПДП может вмешаться в процесс выполнения текущей команды только в определённые моменты цикла выполнения команды.

На рис. 6.7 показан вариант конфигурации ПДП с общей шиной, в котором все участники обмена данных подключены к системной шине. Возможны и другие варианты: с многоканальным контроллером ПДП и с двумя системами шин. В первом из них периферийные устройства через контроллер ПДП, который имеет порты подключения периферийных устройств. В варианте с двумя системами шин к системной шине подключены процессор, основная память и контроллер ПДП. Контроллер же имеет ещё один порт, с помощью которого он образует шину ввода/вывода. Периферийные устройства подключаются не к системной шине, а к шине ввода/вывода.

 

6.5. Канальные системы ввода/вывода

Дальнейшим развитием идеи прямого доступа являются следующие усовершенствования архитектуры подсистемы ввода-вывода:

· придание контроллеру ПДП прав процессора;

· создание в контроллере ПДП с правами процессора локальной памяти.

Реализация только первого шага даёт результат, условно называемый каналом ввода/вывода. Результат реализации обоих шагов условно называется процессором ввода/вывода. Получающиеся при этом архитектуры системы