Динамические ОЗУ

Элементом памяти динамического ОЗУ (DRAM) является конденсатор. Будучи изолированным от шин, конденсатор способен сохранять уровень напряжения. В качестве конденсатора используются собственные ёмкости МОП-транзисторов. Т. к. один конденсатор занимает меньшую площадь на кристалле, чем триггер, то в среднем микросхемы DRAM имеют значительно большую ёмкость, чем микросхемы SRAM. Информационная ёмкость современных ИМС DRAM достигает единиц мегабит. В современных компьютерах именно DRAM используется для построения оперативной памяти.

Достоинства DRAM требуют определённой «платы» и имеют проблемы, отличающиеся от SRAM.

Прежде всего, любой конденсатор не может быть идеально изолирован и имеет токи утечки. Вследствие утечки, напряжение на конденсаторе падает, и он разряжается по экспоненциальному закону, значение уровня в ЭП изменяется. Поэтому микросхемы DRAM требуют периодического восстановления информации, называемого регенерацией (refresh). При регенерации содержимое ЭП поочерёдно считывается в триггер, называемый «усилитель-регенератор», где восстанавливается его значение до «нормального» уровня, а затем вновь записывается в ЭП.

Каждая строка матрицы накопителя имеет свой усилитель-регенератор. При обращении к любому ЭП какой-либо строки автоматически происходит регенерация всех элементов данной строки. Период регенерации t_ref, т. е. период, в течение которого конденсатор еще сохраняет «верное» значение, составляет несколько наносекунд, но в современных микросхемах DRAM достигает десятков нс.

Т.о., DRAM не позволяют хранить информацию длительное время без обращения или регенерации. В принципе, при достаточно частом обращении к каждой строке накопителя, никакой регенерации не требуется, однако в большинстве случаев нельзя предсказать, как часто будет происходить обращение к ОЗУ. Поэтому, кроме режимов записи и считывания, в динамическом ОЗУ существует и режим регенерации.

Из сказанного выше ясно, что микросхемы динамических ОЗУ имеют значительно более сложные схемы управления и синхронизации. Однако это окупается увеличением информационной ёмкости.

Рассмотрим более подробно особенности микросхем DRAM. Почти все ИМС DRAM имеют одинаковые схемы управления. Среди отечественных, наиболее расстроенной серией является серия 565, содержащая целый ряд микросхем DRAM. ИМС серии 565 являются 1-разрядными, среди зарубежных ИМС существует ряд 4-разрядных и 8-разрядных. ИМС серии 565 имеют U_пит = + 5 В, логические уровни напряжения – как у ТТЛ.

Одной из особенностей микросхем DRAM является использование мультиплексированной ША. Для уменьшения числа контактов адрес подаётся на ОЗУ по частям: сначала адрес строки затем, на те же контакты, адрес столбца. Каждый адрес записывается в свой регистр.

Адреса строк записываются в регистры RG по заднему фронту сигнала RAS (Row Address Select – «выбор адреса строки»). Адреса столбцов записывается в свой RG по заднему фронту сигнала СAS (Column Address Select – «выбор адреса столбца») – см. рис 11.

 

Пример микросхемы динамического ОЗУ 565РУ5 показан на рис.12.

B компьютерах для оптимального использования памяти и шин используются различные способы и алгоритмы регенерации. Простейшим является так называемый режим ROR (RAS only, т. е. регенерация только импульсами RAS). При регенерации подаются только адреса строк, т. е. младшие адреса подаются синхронно с импульсом RAS (см. рис.13). При этом CAS = «1».

Считается, что в среднем регенерация занимает примерно 3% времени работы ОЗУ.

На рис. 14 показаны варианты временных диаграмм работы DRAM в режимах записи и чтения.

По заднему фронту импульса RAS запоминается младшая часть адреса A₀ - А₇, по заднему фронту CAS – старшая часть A₈ - А₁₅. Во время импульса записи адрес и данные должны быть установлены на шинах.

Адрес при чтении записывается аналогично. После того, как на вход записи подана «1», с задержкой на шине данных DO появляются выходные данные.

Существуют микросхемы DRAM со встроенным внутренним устройством регенерации. Для пользователя они ничем не отличаются от обычного статического ОЗУ.