Таким образом, реальный активный интегратор по своим свойствам будет мало отличаться от идеального, если

t/t_э << 1 или t/t << K _д. (5.33)

Для пассивного интегратора это условие запишется как

. (5.34)

Наличие генераторов статических ошибок I_{ВХ 1}, I_{ВХ 2}, U_СМ приводят к дополнительным погрешностям интегратора.

Входная статическая погрешность (ВСП) интегратора

(5.35)

приводит к накоплению на конденсаторе С конечного напряжения (конденсатор подзаряжается U_СМ и I_{ВХ 1}), это напряжение вносит в результат интегрирования некоторую ошибку.

Ошибку, связанную с входным током I_{ВХ 1}, можно уменьшить с помощью симметрирующего резистора R_СМ (рис. 5.12), тогда

. (5.36)

Ошибку, вызываемую напряжением U_СМ, можно уменьшить, используя ОУ с низким U_СМ, а также подключая параллельно конденсатору ключ (например, в схеме на рис. 5.12 в качестве ключа используется МДП-транзистор). До подачи сигнала ключ замкнут (режим «сброс») и происходит разряд конденсатора. Непосредственно перед подачей сигнала ключ размыкается, подаётся сигнал и протекает процесс интегрирования. В процессе интегрирования за счёт напряжения смещения U_СМ и входного тока I_{ВХ 1} появляется ошибка интегрирования. Действительно, до подачи сигнала на выходе интегратора имелось напряжение, выражение для которого можно получить из (5.4) при R ₂ = 0, т.е. . При размыкании ключа и подачи сигнала u ₁ (t), через конденсатор потечёт зарядный ток .

После истечения времени t ₀ на выходе интегратора появится напряжение

. (5.37)

Первые два члена в (5.37) образуют выходную статическую погрешность (выходной сдвиг) интегратора, причём основной вклад даёт второй член, который линейно растёт от времени, достигая максимального значения . Отношение t₀ / t часто трактуют как эквивалентный коэффициент усиления интегратора. Ошибка интегрирования за счёт выходного сдвига особенно существенна при интегрировании медленно изменяющегося сигнала или когда интегрирование ведётся на большем интервале времени. В этом случае необходимо использовать высококачественные ОУ с малыми значениями U_СМ и I_{ВХ 1}.

Если ОУ без ОС эквивалентен инерционному звену первого порядка с постоянной времени t_у, т.е.

, (5.38)

то при К_д >>1, t >> R_ВЫХС и K_дt >> t_У ПХ интегратора будет иметь вид

. (5.39)

Первый член (5.39) есть ПХ интегратора с безинерционным ОУ (5.31). Наибольшее отличие (5.31) и (5.39) имеет место в начальный момент времени при , т.к. из-за своей инерционности ОУ не успевает отработать входной сигнал и часть этого сигнала через резистор R ₁ и конденсатор С проходит на выход (рис.5.13). Затем срабатывает ОУ и выходное напряжение меняется почти линейно, но с отставанием t_З. Для коррекции такого запаздывания можно последовательно с конденсатором С включить дополнительное сопротивление

. (5.40)

Однако, как правило, эту задержку не корректируют в виду её малости.

Функциональные возможности базовой схемы интегратора (рис. 5.12) можно существенно расширить, изменив цепь ОС (табл. 5.1). В первой схеме таблицы дополнительно к интегрированию входного сигнала осуществляется суммирование результата интегрирования с входным сигналом, умноженным на отношение R ₂/ R ₁. Во второй схеме показано, как проинтегрировать разность двух напряжений.

Если в этой схеме заменить резисторы генераторами токов, то на выходе получиться результат интегрирования разности токов. Способ получения двойного интеграла от входного аналогового сигнала демонстрирует последняя схема.

 

Таблица 5.1. Основные схемы интеграторов

 

Схема	Выполняемая функция
Интегратор с суммированием
Интегратор с разностью
Двойной интегратор