Стаття 658. Право продажу товару

Дата добавления: 2015-10-15; просмотров: 672

RISC (англ. restricted ( reduced ) instruction set computer) - Комп'ютер з скороченим набором команд) - архітектура процесора , в якому швидкодія збільшується за рахунок спрощення інструкцій, щоб їх декодування було більш простим, а час виконання - меншим . Перші RISC - процесори навіть не мали операції множення і ділення . Це також полегшує підвищення тактової частоти і робить ефективнішою суперскалярність ( розпаралелювання інструкцій між кількома виконавчими блоками) .

RISC микропроцессор компании Sun UltraSPARC

Набори операцій у більш ранніх архітектурах потрібні для полегшення ручної написання програм мовами ассемблерів або прямо в машинних кодах, а також для спрощення реалізації компіляторів, виконували якнайбільше роботи. Нерідко в набори включалися інструкції для прямої підтримки конструкцій мов високого рівня. Інша особливість цих наборів - більшість інструкцій, як правило, допускали всі можливі методи адресації (т. н . « Ортогональність системи команд ( англ. ) » ) - наприклад , і операнди , і результат в арифметичних операціях доступні не тільки в регістрах , але і через безпосередню адресацію , і прямо в пам'яті. Пізніше такі архітектури були названі CISC (англ. Complex instruction set computer ) .

Однак багато компілятори не задіяли всі можливості таких наборів інструкцій, а на складні методи адресації йде багато часу через додаткових звернень до повільної пам'яті. Було показано, що такі функції краще виконувати послідовністю більш простих інструкцій, якщо при цьому процесор спрощується і в ньому залишається місце для більшого числа регістрів , за рахунок яких можна скоротити кількість звернень до пам'яті. У перших архітектурах, що зараховуються до RISC , більшість інструкцій для спрощення декодування мають однакову довжину і схожу структуру , арифметичні операції працюють тільки з регістрами , а робота з пам'яттю йде через окремі інстркуції завантаження ( load ) і збереження ( store ) . Ці властивості і дозволили краще збалансувати етапи конвейеризації , зробивши конвеєри в RISC значно ефективнішими і дозволивши підняти тактову частоту.

Характрені особливості RISK – процесорів

1. Фіксована довжина машинних інструкцій ( наприклад , 32 біта ) і простий формат команди.

2. Спеціалізовані команди для операцій з пам'яттю - читання або запису. Операції виду Read- Modify - Write ( «прочитати - змінити - записати » ) відсутні. Будь-які операції «змінити » виконуються лише над вмістом регістрів ( т. н . Архітектура load - and - store ) .

3. Велика кількість регістрів загального призначення ( 32 і більше) .

4. Відсутність підтримки операцій виду «змінити » над укороченими типами даних - байт, 16 -бітове слово . Так, наприклад, система команд DEC Alpha містила лише операції над 64 -бітними словами, і вимагала розробки та подальшого виклику процедур для виконання операцій над байтами, 16 - і 32 -бітними словами.

5. Відсутність мікропрограм всередині самого процесора. Те, що в CISC - процесорі виповнюється мікропрограмами , в RISC - процесорі виконується як звичайний ( хоча і поміщений в спеціальне сховище) машинний код , не відрізняється принципово від коду ядра ОС і додатків. Так, наприклад , обробка відмов сторінок в DEC Alpha і інтерпретація таблиць сторінок містилася в так званому PALcode ( Privileged Architecture Library ), вміщеному в ПЗУ. Заміною PALCode можна було перетворити процесор Alpha з 64 - бітного в 32 -бітний, а також змінити порядок байтів в слові і формат входів таблиць сторінок віртуальної пам'яті.