Сумматоры. Сумматором называют устройство, осуществляющее арифметическое сложение двоичных чисел

Сумматором называют устройство, осуществляющее арифметическое сложение двоичных чисел. Сумматор является одним из основных элементов ЭВМ, выполняющим арифметические операции. Сложение многоразрядных двоичных чисел производится однотипными действиями, осуществляемыми в каждом разряде с помощью одноразрядного двоич­ного сумматора.

Для сложения многоразрядных двоичных чисел используют много­разрядные сумматоры, которые в зависимости от ввода чисел делятся на две группы: последовательного и параллельного действия. Сумматор последовательного действия состоит из одноразрядного сумматора, на входы которого последо­вательно (в последовательном коде) подаются числа каждого разряда. Для сумматора последовательного действия характерно малое количество элементов, однако он обладает низким быстродействием. Сумматор параллельного действия выполняется многоразрядным, его каждый разряд образован одноразрядным сумматором. Сложение многоразрядных двоичных чисел производится однотипными действиями, осуществляемыми в каждом разряде с помощью одноразрядного двоич­ного сумматора.

Таблица 2.1

В х о д	В ы х о д
а	в	S	P

 

Схема комбинационного одноразрядного сумматора для сложения младших разрядов двух чисел приведена на рис. 2.6.

В двоичном одноразрядном сумматоре путем сложения по модулю 2 определяется сумма чисел в каждом разряде. Операция сложения вы­полняется путем подачи соответствующих разрядов двух чисел A, и Bна информационные входы D двух D-триггеров. Проанализируем, как осуществляется операция сло­жения. Если, например, а, = 1, b = 0, то на выходе элемента И1, вырабаты­вается сигнал a^b = 1, а на выходе элементаИ2 –0. В резуль­тате на выходе элемента ИЛИ сигнал суммы S = 1. Аналогично формируется сигнал суммы в каждом разряде двоичного одноразрядного сумматора и при других сочетаниях входных чисел. Кроме сигнала суммы на выходе должен формироваться и сигнал пере­носа в старший разряд, если сумма, полученная при сложении двух чисел, превышает 1. Подобный сигнал формируется на выходе элемента И3. Логика работы сумматора иллюстрируется таблицей 2.1.

. 2.5 Порядок выполнения работы.

1.Собрать схему параллельного регистра на D-триггерах (рис.2.1).Задать несколько вариантов входных данных, реализовать процесс их запоминания.

2.Собрать схему последовательного регистра на D-триггерах (рис.2.2). Заполнить регистр следующими кодами: 000, 111, произвольным кодом, содержащим как нули, так и единицы. Построить временную диаграмму.

3. Собрать схему трехразрядного счетчика с циклом счета, равным восьми. Проанализировать процесс счета. Построить временную диаграмму.

4.Повторить пункт 3 для счетчика с циклом счета, заданным преподавателем. Построить временную диаграмму его работы.

5.Сделать выводы по работе.

Содержание отчета.

Отчет должен содержать:

-название и цель выполнения работы,

-схемы исследуемых блоков и их краткое описание,

-экспериментальные материалы (таблицы, временные диаграммы, графики),

-выводы по работе.

 

Литература.

1. A. Г. Морозов. Электротехника, электроника и импульсная техника. –М.: Высшая школа. 1991.

2. Б.М. Коган. Электронные вычислительные машины и системы.-М.: Энергоиздат. 1991.

3. С. А. Майоров, Г. И. Новиков. Вычислительные машины, сети, системы. –М.: Высшая школа. 1982.