Змістовий модуль 1. "Схемотехніка типових вузлів і блоків".

Специфікація шини PCI (редакція 1.0) була представлена компанією Intel в червні 1992 року як процесорно-незалежна шина. Враховуючи досвід експлуатації шини VL-Bus (див. шина VESA), розробники PCI відмовилися від використання шини процесора і ввели ще одну шину.

Рисунок 2.5. – метод NZRI

Завдяки цьому шина може працювати паралельно з шиною процесора (наприклад, процесор працює оперативною пам'яттю, а в цей час по шині PCI йде обмін даними з відеоадаптером, жорстким диском чи зовнішнім пристроєм). Важливим фактором, що сприяв широкому поширенню PCI, стало те, що компанія Intel оголосила стандарт шини PCI відкритим і передала його некомерційній організації PCI SIG (PCI Special Interest Group), яка почала вести всі роботи по його підтримці і подальшому розвитку.

Шина PCI є синхронною 32- або 64-розрядної шиною, що працює на частоті 33 або 66 МГц. У сучасних ПК поки використовується 32-розрядна 33 МГц шина PCI, хоча є й винятки: набори мікросхем для ПК Micron Samurai і Intel 450NX AGPset підтримують 64-розрядну шину, в робочих станціях Digital і Sun також використовується 64-розрядна шина PCI. Для зменшення числа контактів в PCI застосовано мультиплексування (передача адреси і даних по одним і тим же лініях в різні моменти часу). PCI дозволяє використовувати плати з напругою живлення 5 і 3,3 В. Шина підтримує кілька арбітрів шини. При передачі даних підтримується кешування і блокова передача. Шина PCI підтримує автоматичне визначення і конфігурацію плат розширення (Plug&Play). Специфікація PCI дозволяє створювати на одній платі багатофункціональні пристрої з числом функцій до восьми (наприклад, модем, звук, мережний інтерфейс).

Шина PCI в настільному конструктиві має 4 124/188-контактних роз'єми (слоти) (32/64-розрядної версії) або 8 роз'ємів в конструктиві CompactPCI, що застосовується в промислових і військових комп'ютерах. Якщо необхідна більша кількість роз'ємів, то застосовуються мікросхеми моста PCI-PCI (при цьому пропускна здатність шини зменшується). Максимально можлива швидкість передачі даних по шині PCI становить від 132 Мбайт/с для 32-біт/33 МГц до 528 Мбайт / с для 64-біт/с 66 МГц реалізацій шини.

В даний час шина PCI є невід'ємною частиною настільних і портативних ПК архітектури x86, а також комп'ютерів Макінтош, Digital (Compaq) Альфа, Sun SPARC. Специфікація PC99 передбачає наявність в ПК тільки цієї шини (не рахуючи AGP і інтерфейсів передачі даних). Всі інтерфейси передачі даних (EIDE, SCSI, USB, FireWire і ін.) підключені до відповідних контролерів на шині PCI. В майбутньому планується повсюдне впровадження 64-біт/66 МГц реалізації шини PCI, а також розробка 64-біт/133 МГц шини PCI.

На PCI визначені два основних види пристроїв - ініціатор (по ГОСТ - задатчик), тобто пристрій, що одержав від арбітра шини дозвіл на захоплення її та пристрій призначення, мета (мішень) з яким ініціатор виконує цикл обміну даними (рис. 1).

Управління передачею інформації по шині PCI здійснюється головним чином трьома сигналами - FRAME#, IRDY# і TRDY# решта сигнали відіграють допоміжну роль (рис. 2.6).

Рисунок 2.6. – Транзакції виводу даних по шині РСІ.

Поки обидва сигналу FRAME# і IRDY# відсутні, шина знаходиться в стані бездіяльності (стан спокою). Перший такт після появи сигналу FRAME# є фазою адреси, починаючої транзакцію шини. У цей момент всі пристрої на шині аналізують стан ліній AD і C / BE# за якими одночасно з сигналом FRAME# видаються адресу пристрою та код операції, яка буде виконуватися в даній транзакції. Фаза адреси триває один або два такту (останнє має місце при видачі 64-розрядної адреси на 32-розрядної шини або на 64-розрядної, що працює в 32-розрядному режимі; при цьому використовується операція «подвійний цикл адреси»).

Після закінчення фази адреси починаються фази даних. Кожна фаза займає мінімум один такт і закінчується, коли в одному такті будуть одночасно активні сигнали IRDY# і TRDY# або сигнали IRDY# і STOP#. Джерело даних (задатчик в операції запису, виконавець в операції читання) виставляє на лінії AD необхідні дані, а на лінії C / BE# - сигнали, що показують, які саме байти AD містять реально передану інформацію. Після цього він видає свій сигнал готовності (IRDY# в операції запису, TRDY# в операції читання). Приймач даних активним сигналом готовності (TRDY# при записі, IRDY# при читанні) оповіщає джерело про те, що він здатний здійснити прийом. Видача даних не прив'язана до прийому: джерело видає їх так швидко, як тільки може, і виставляє відповідний сигнал готовності, а потім очікує появи сигналу готовності приймача, після чого починається нова фаза даних або транзакція завершується.

В останній фазі даних задатчик, видаючи сигнал IRDY# одночасно знімає сигнал FRAME#. Після того, як виконавець прийме або передасть останню порцію даних і видасть сигнал TRDY# транзакція завершується (concluse), і шина переходить в неактивний стан. Якщо виконавець бажає перервати (припинити) транзакцію до її логічного завершення, він видає сигнал СТОП# після чого задатчик знімає FRAME#, і шина переходить у стан бездіяльності. Задатчик, виставивши сигнал IRDY# незалежно від стану лінії TRDY# не може змінювати IRDY# або FRAME# доти, поки поточна фаза даних не завершиться. Виконавець, що виставив сигнал TRDY# або STOP,#, не повинен міняти їх або сигнал DEVSEL# до завершення фази даних.

Функціональна схема схемотехнічної реалізації контролера виводу інформації приведена на рис. 2. Оскільки шина даних та адрес в інтерфейсі суміщені, то в функціональну схему вводиться мультиплексом.

Мультиплексором називається функціональний вузол комп’ютера, призначений для почергової комутації (перемикання) інформації від одного з n входів на загальний вихід. Номер конкретної вхідної лінії, що підключається до виходу в кожний такт машинного часу, визначається адресним кодом. Адресний код формується управляючими сигналами інтерфейсу (див. рис.1). Таким чином, мультиплексор реалізує керовану передачу даних від кількох вхідних ліній в одну вихідну.

Дані адреси поступають на відповідний дешифратор адреси. Цією транзакцією ініціалізується зовнішній приймач інформації. Цей сигнал є керуючим сигналом, який разом з іншими відповідними управляючими сигналами забезпечує запис вивідної інформації в регістр.

 

 

 

Рисунок 2. Функціональна схема адаптера шини РСІ в режимі виводу інформації.

Схеми розпайки деяких приведені в додатку 1.

Змістовий модуль 1. "Схемотехніка типових вузлів і блоків";.