Многоуровневый декодер

Схема многоуровневого декодера обратна схеме кодера. На вход многоуровневого декодера с выхода адаптивного трансверсального эк­валайзера поступают по три информационных двоичных цифровых потока по синфазному и квадратурному каналам и по четыре вспомога­тельных (служебных) цифровых потока по синфазному каналу и по квадратурному каналу.

В многоуровневом декодере вначале производится преобразование (де-размещение) шести входных информационных потоков в шесть цифровых потоков, из которых потоки d 2 и d 1 имеют избыточные биты, а потоки d 6 d 5 d 4 d 3 состоят только из информационных бит. Затем в декодере с использованием избыточных бит осуществляет­ся обнаружение и исправление ошибок.

После исправления ошибок шесть потоков d 6 d 5 d 4 d 3 d 2 d 1 поступают на пер­вый преобразователь скорости, в котором удаляются избыточные биты в пер­вом и втором потоках и суммарная скорость цифрового потока уменьша­ется на 10 Мбит/с, т.е. здесь удаляется блок FЕС. В этом же пре­образователе скорости осуществляется деперемежение бит, в результате чего шесть цифровых потоков преобразуются в восемь параллельных цифровых потоков.

Восемь цифровых потоков поступают на дескремблер, состоящий из генератора псевдослучайной последовательности с восьмью выходами и восьми сумматоров по модулю два. В дескремблере из цифрового сигнала удаляется псевдослучайная последовательность, которая выполнила свои функции при выделении тактовой частоты в демодуляторе и при обеспечении электромаг­нитной совместимости в тракте распространения на пролете.

После дескремблера цифровой сигнал восьмью потоками поступает на вы­делитель дополнительного заголовка радиоцикла, в котором выделяются слу­жебные каналы общей скоростью 4, 24 Мбит/с. Это дополнительный цифровой поток 2, 048 Мбит/с, пять служебных каналов данных по 64 Кбит/с каждый и канал, связывающий приемник и передатчик ствола на пролете для осуществ­ления автоматической регулировки мощности передатчика при замираниях сигнала.

После расформирования дополнительного заголовка радиоцикла сигнал восьмью потоками поступает на второй преобразователь скорости, где устра­няются биты, которые были заняты служебными сигналами дополнительного заголовка радиоцикла. После этого преобразователя скорости суммарная ско­рость цифрового сигнала становится равной 155, 520 Мбит/с, т.е. скорости син­хронного транспортного модуля SТМ-1, который поступает на вход безобрыв­ного переключателя рабочего ствола на резервный.

Работой генератора псевдослучайной последовательности дескремблера, выделителя дополнительного заголовка радиоцикла и второго преобразователя скорости управляет генератор циклового синхросигнала, который син­хронизируется под начало цикла принимаемого цифрового сигнала с помощью приемника циклового синхросигнала Пр.ЦСС.