Оперативные запоминающие устройства динамического типа

 

Динамические ОЗУ строятся по n-МОП технологии и характеризуются отсутствием транзисторов, работающих в качестве нагрузочных резисторов.

Простейшая динамическая ячейка показана на рисунке 4.5 а). Во время записи управляющий импульс шины адреса открывает транзисторы Т1 и Т2.

При этом емкости затворов С1 и С2 заряжаются током разрядных шин. Для регенерации содержимого ячейки необходимо повторять запись или считывание через определенные интервалы времени. Регенерация может производиться также с помощью общего тактирующего устройства через каждые 1..20 мс (в зависимости от уровня интеграции компонент накопителя) одновременно во всех элементах одной из строк матрицы. Для этого необходимо, чтобы выполнялись два условия:

- схемы дешифрации адреса и выбора ячеек должны позволять одновременную выборку всех элементов одной из строк матрицы накопителя;

- схемы, связанные с разрядными шинами, должны рассчитываться на достаточно большие токи, чтобы обеспечить потенциал на этих шинах близкий к нулевому.

В динамической ячейке ЗУ, схема которой приведена на рисунке 4.5б), информация хранится на конденсаторе С. Схема, показанная на рисунке 4.5в), выполнена аналогичным образом, но имеет раздельные шины для записи и считывания информации. Роль " хранилища" информации во всех схемах играет емкость затвор-исток транзистора Т1.

В схеме рисунок 4.5в) при записи 1 эта емкость заряжается в течении действия импульса " запись", поступающего на затвор Т2. Считывание информации производится через транзистор Т3, отпираемый сигналом " считывание", при этом потенциал на выходе ячейки зависит от напряжения на емкости С. При высоком уровне напряжения на емкости транзистор Т1 открыт и на выходе будет напряжение, близкое к нулю. При отсутствии заряда на емкости будет считываться сигнал 1. Схема динамической ячейки памяти на рисунке 4.5г) характеризуется наличием раздельных шин разрешения записи и считывания при общей информационной шине " записи-считывания". Применение таких ячеек позволяет значительно упростить топологию БИС-ЗУ и повысить плотность компоновки ячеек на кристалле.

 

 

 

D_зап - линия записи шины данных i – разряда;

D_счит - линия считывания i – разряда шины данных;

А – адресная шина записи – считывания i – разряда;

А_зап – адресная шина записи;

А_счит – адресная шина считывания;

D_{счит/зап} – линия считывания и записи i – разряда шины данных.

 

Рисунок 4.5 – Схемы ячеек памяти динамических ЗУ

А_i – адресная шина;

D_i – вход данных для записи информации;

D_о – выход данных для считывания информации;

W/R – вход разрешения записи/считывания;

ras – вход сигнала выбора строк;

cas - вход сигнала выбора столбцов.

 

Рисунок 4.6 – Условно – графическое обозначение и структурная схема микросхемы КР565РУ5Г

 

Условное обозначение и блок-схема ОЗУ динамического типа КР565РУ5Г емкостью в 65536*1 бит приведены на рисунке 4.6. В микросхеме применено мультиплексирование адресных шин. При этом адрес выбираемой ячейки памяти загружается в микросхему через адресный интерфейс побайтно последовательно во времени и запоминается в регистре адреса. Микросхема работает в трех режимах: записи, считывания и хранения данных. Режим хранения характеризуется пониженным энергопотреблением.