Формат команды микропроцессора IA-32
Инструкция микропроцессора может содержать следующие поля:
Префикс - необязательная часть инструкции, которая позволяет изменить некоторые особенности ее выполнения. В команде может быть использовано сразу несколько префиксов разного типа. Типы префиксов: командные префиксы (префиксы повторения) REP, REPE/REPZ, REPNE/REPNZ; префикс блокировки шины LOCK; префиксы размера; префиксы замены сегмента. КОП - код операции. Байт "Mod R/M" определяет режим адресации, а также иногда дополнительный код операции. Необходимость байта "Mod R/M" зависит от типа инструкции. Байт SIB (Scale-Index-Base) определяет способ адресации при обращении к памяти в 32-битном режиме. Необходимость байта SIB зависит от режима адресации, задаваемого полем "Mod R/M". Кроме того, инструкция может содержать непосредственный операнд и/или смещение операнда в сегменте данных. На размер инструкции накладывается ограничение в 15 байт. Инструкция большего размера может получиться при некорректном использовании большого количества префиксов. В IA-32 в таком случае генерируют исключение #13. Если инструкция микропроцессора требует операнды, то они могут задаваться следующими способами: непосредственно в коде инструкции (только операнд-источник); в одном из регистров; через порт ввода-вывода; в памяти. Для совместимости с 16-битными процессорами архитектура IA-32 использует одинаковые коды для инструкций, оперирующих как с 16-битными, так и 32-битными операндами. Новая архитектура предусматривает также новые возможности при указании адреса для операнда в памяти. Как процессор будет считать операнд или его адрес, зависит от эффективного размера операнда и эффективного размера адреса для данной команды. Эти значения определяются на основе режима работы, бита D дескриптора используемого сегмента и наличия в инструкции определенных префиксов. Непосредственный режим адресации подразумевает включение операнда-источника в код инструкции. Операнд может быть 8-битовым или 16-битовым, если значение эффективного размера операнда - 16. Операнд может быть 8-битовым или 32-битовым, если значение эффективного размера операнда - 32. Обычно непосредственные операнды используются в арифметических инструкциях. Регистровый режим адресации определят операнд-источник или операнд-приемник в одном из регистров процессора или сопроцессора. В некоторых случаях, (например, в инструкциях DIV и MUL) могут использоваться пары 32-битных регистров (например, EDX:EAX), образуя 64-битный операнд. Адресация через порт ввода-вывода подразумевает получение операнда или сохранение операнда через пространство портов ввода-вывода. Адрес порта ввода-вывода либо непосредственно включается в код инструкции, либо берется из регистра DX. Очень распространенный способ адресации операнда - адресация через память. Таким образом, может быть указан операнд-источник или операнд-приемник. Следует отметить, что процессор не позволяет одновременно задавать оба операнда через память (за исключением некоторых цепочечных команд). Для получения операнда из памяти процессору необходимо знать селектор сегмента и смещение в сегменте. В некоторых командах селектор может быть указан непосредственно в коде инструкции. В других случаях процессор может явно или неявно использовать значение одного из сегментных регистров. Под неявным использованием сегментных регистров подразумевается то, что в зависимости от предназначения операнда процессор использует определенный сегментный регистр для обращения к памяти: CS -для выборки инструкций; SS - для работы со стеком или обращения к памяти через регистры ESP или EBP; ES - для получения адреса операнда-приемника в цепочечных командах; DS - при всех остальных обращениях к памяти. Явное использование сегментных регистров возможно, если в код инструкции включается префикс смены сегмента. Указание префикса смены сегмента допустимо не для всех команд: нельзя менять сегмент для команд работы со стеком (всегда используется SS); для цепочечных команд можно менять сегмент только операнда-источника (операнд-приемник всегда адресуется через ES). Смещение в сегменте (эффективный или исполнительный адрес - EA) может быть вычислено на основе значений регистров общего назначения и/или указанного в коде инструкции относительного смещения, при этом любой или даже несколько из указанных компонентов могут отсутствовать: EA = BASE + (INDEX*SCALE) + DISPLACEMENTТакая схема позволяет в языках высокого уровня и на языке Ассемблера легко реализовать работу с массивами. Вопросы для самоконтроля
Лекция 4:Архитектура 32-битных микропроцессоров семейства Intel IA-32. Часть 2 Аннотация: В данной части лекции рассматриваются режимы работы микропроцессоров IA-32; страничная и сегментная адресация; многозадачность, а также некоторые особенности архитектуры. Цель: познакомить учащихся с особенностями работы микропроцессоров IA-32, сформировать знания о принципах реализации многозадачности и представления о проблемах защиты задач в многозадачной среде, сформировать умения и навыки правильно выбрать и использовать режим работы микропроцессора. Ключевые слова: IA-32, режим работы, расширение моделей, SMI, APIC, SMM, IRQ, NMI, IDT, IRET, защищенный режим, многозадачность, режим реального адреса, страничное преобразование, сегментация, устройство управления памятью, дескрипторная таблица, GDT, LDT, RPL, уровень привилегий, бит присутствия, внешнее запоминающее устройство, винчестер, table entry, элемент каталога, directory entry, base register, PSE, pentium pro, physical address, PAE, EIP, privilege level, CPL, DPL, супервизор, страничное нарушение, режим пользователя
|
