Обнаружение неисправностей в схемах с памятью

На рис. 6.56 приведена с труктура многотактной схемы с обна­ружением отказов. Комбинационная часть схемы разделена на два блока. Логический преобразователь (ЛП) реализует функции включения элементов памяти (ЭП), составляющих блок памяти (БП), а выходной преобразователь (ВП) — функции выходов.

Для организации контроля в схему вводятся дополнительные ЭП (блок ДБП) с таким расчётом, чтобы векторы y ₁, y ₂,... y _m, y'_{m +1}, y'_{m +2}, …, y'_{m +k}, соответствующие рабочим внут­ренним состояниям схемы, являлись словами какого-либо кода с обнаружением ошибок. При этом разряды вектора y ₁, y ₂,... y _mсоответствуют основным ЭП, расположенным в блоке БП, а раз­ряды y'_{m +1}, y'_{m +2}, …, y'_{m +k}– дополнительным ЭП, расположенным в блоке ДБП. Для управления дополнительными ЭП формирует­ся дополнительный логический преобразователь (блок ДЛП). Для контроля ВП используется другой код с обнаружением ошибок. При этом могут вводиться дополнительные контрольные выхо­ды схемы, реализуемые дополнительным выходным преобразо­вателем (блок ДВП).

Неисправности элементов блоков ЛП и БП приводят к искаже­нию вектора y ₁, y ₂,..., y'_{m +k}характеризующего состояние систе­мы элементов памяти, что фиксируется самопроверяемым тесте­ром СПТ1. Тестер СПТ2 контролирует исправное состояние бло­ков ВП и ДВП. Если на вход схемы информация поступает также в виде слов кода с обнаружением ошибок, то последний контролиру­ется при помощи СПТ3. Парафазные выходы всех тестеров объеди­няются посредством модуля сравнения МС, в резуль­тате чего образуется единый парафазный выход контроля.

На рис. 6.57 приведена структура самопроверяемой самодвой­ственной многотактной схемы. Логический и выходной преобра­зователи, являющиеся комбинационными схемами, преобразуют­ся в самодвойственные схемы в соответствии с рис. 6.46. В образо­ванной схеме ЛП описывается СД-функциями y* ₁, y* ₂,..., y*_m, а ВП – самодвойственными функциями z* ₁, z* ₂,..., z*_p. Линии задержки (ЛЗ) дублируются. Каждая ЛЗ осуществляет задержку на время, равное половине периода импульсной последовательности а (см. рис. 6.40).

Самодвойственные сигналы, формируемые на выходах блока ВП, при помощи схемы сжатия сводятся к одному контрольному сиг­налу z *. Неисправности элементов ЛП и линий задержки приво­дят к появлению несамодвойственных сигналов на входах ВП, что фиксируется по выходу z *.

Рис. 6.56 – Структура многотактной схемы с обнаружением отказов

Рис. 6.57 – Структура самопроверяемой самодвойственной многотактной схемы