Коммутаторы построенные на коммутационной матрице.
Рис 4.32 Реализация коммутационной матрицы 8х8 с помощью свичных переключателей. Тег представляет собой 3-х, 4-х разрядные двоичные числа соответствующие номеру выходного порта. Недостаток такой организации: отсутствие буферизации кадра внутри матрицы и невозможность увеличения количества портов вывода. Достоинства: высокое быстродействие, регулярная структура, которую легко реализовать в виде интегральной схемы.
Коммутаторы с общей шиной.
Рис 4.33. Архитектура коммутатора с общей шиной. Недостатки: Установка модулей с высокоскоростными портами блокирующим элементом станет общая шина, поэтому производительность шины должна равняться сумме производительности всех портов. Для того чтобы шина не блокировала работу коммутатора решили делать так чтобы кадр передавался частями по 48 байт. Выполняется функция - коммутация пакетов, а не каналов.
Коммутаторы с разделяемой памятью.
Рис 4.34. Архитектура разделяемой памяти.
Входные блоки процессоров портов соединяются с переключаемым входом разделяемой памяти. А выходные блоки этих же процессоров портов подключаются к выходам этой памяти. Переключением входа и выхода разделяемой памяти управляется менеджером очереди. В разделяемой памяти менеджера организует несколько очередей данных. Разделяемая память гибко распределяется между выходными портами а размер буфера на памяти может быть переменным.
|
