Класифікацію тригерів можна проводити за різними ознакам.

Це найменший інтервал часу між вхідними сигналами мінімальної тривалості, які викликають безперебійне перемикання тригера. Очевидно, що t_дозв залежить від того, яке значення вкладається в слова “безперебійне перемикання тригера”.

Прийнято рахувати, що тригер перемикається безперебійно, якщо будь-яке значення вихідного сигналу, що визначається правилами роботи, має тривалість не меншу ніж середній час затримки поширення t _{зт.п сер} одного логічного елемента схеми;

- максимальна частота перемикання тригера :

(4.1)

Так як, як було показано вище, вихідні сигнали тригера під дією вхідних сигналів з

частотою f _max мають тривалість t _{зт.п сер} то, враховуючи тривалість фронтів наростання і спадання, можна зробити висновок, що ці вихідні сигнали є недостатніми для надійної передачі інформації в логічні кола, так як рівні «1» і «0» в цьому випадку не будуть фіксуватись.

Для забезпечення їхньої фіксації прийнято зменшувати частоту вважати її робочою, тобто:

(параметр вказується в паспорті або ТУ для найгірших умов роботи);

- мінімальна тривалість вхідного сигналу :

де: k - кількість елементів в ланцюгу від входу інформаційного або тактового сигналу до входу елемента, на якому замикається тригерне кільце оберненого зв’язку;

- час затримки переключення тригера , (4.4)

- кількість елементів в ланцюгу від входу інформаційного або тактового сигналу до виходу елемента, на якому підтверджується стан тригера.

З визначення t і t

випливає, що l  k 1

. Одиниця характеризує затримку

і зат.пер

поширення одного з логічних елементів, на яких виконується елементарна

запам’ятовуюча комірка тригера.

Сукупність параметрів f, t, t

визначає швидкодію тригерів і в загальному

роб. і зат.пер

випадку швидкодію цифрових пристроїв, які виконані на їхній основі.

Тригери являють собою елементарні послідовні автомати і характеризуються:

- числом інформаційних входів не більше трьох (більшість реалізованих схем

тригерів мають не більше двох входів);

- числом внутрішніх станів для споживача інформації з тригера, рівним двом, чому
відповідає одна внутрішня змінна, яку прийнято позначати символом Q;
- числом вихідних змінних Y не більше однієї, причому значення Y співпадає з
значенням Q; як правило, в тригерах поряд з значенням Q утримується інверсна змінна

Q;

- функцією переходів або зв’язку внутрішніх змінних для моменту часу t з

значеннями вхідних і вихідних змінних для моменту часу

характеристичними рівняннями

Q t 1 f x t, Q t ,

і є повними, тобто тригери володіють повною системою переходів.

t 1, які називаються

(4.5)

7

Тригер RS типу містить два входи:

- вхід S (від англ. “set” - установлювати) - вхід установки тригера в стан Q =1;

- вхід R (від англ. “reset” - скидати) - вхід установки тригера в стан Q =0.

Схема RS - тригера на елементах “АБО-НІ” та його умовне графічне позначення наведені на рисунку 4.2.

S_i Ri Q_i Q_i+1

0 0 - -

1 0 1 0

0 1 0 1

1 1 x x

а) б) в)

Рис. 4.2 - Схема RS - тригера на елементах “АБО-НІ” (а), його умовне графічне

позначення (б) та таблиця істинності (в)

Роботу такого тригера можна описати таким чином:

- при управляючих сигналах S = R

=0 стан тригера не змінюється, тобто, якщо Q =0,

то і Q =0, якщо Q

i i i

=1, то і Q =1,

i1 i i1

де:

S, R, Q - стани входів і виходу в i -ий момент часу;

i i i

Qi1 - стан виходу в (i  1) -ий момент часу;

- при S =1, R =0 на виході тригера встановлюється сигнал Q =1;

i i

при цьому якщо Q

=0, то стан тригера зміниться, якщо

i1

Q =1, то тригер зберігає свій

i i

стан;

- при S =0, R =1 на виході тригера встановлюється сигнал Q =0;

i

i

при цьому якщо Q

=0, то тригер зберігає свій стан, якщо

i1

Q =1, то стан зміниться на

i

протилежний;

- поєднання вхідних сигналів S = R

i

=1 є забороненим для даного типу тригера, стан

i i

Qi1 при цьому є невизначеним.

З опису випливає, що стан RS - тригера на елементах “АБО-НІ” (тригера з прямими входами) змінюється при переході відповідного вхідного сигналу з «0» у «1».

На рисунку 4.3 наведено схему та умовне графічне зображення RS - тригера на елементах “І-НІ” (інверсний тригер).

Його функціонування аналогічне функціонуванню тригера з прямими входами з тією

лише різницею, що стан тригера змінюється при зміні вхідного сигналу з «1» у «0», а

забороненою комбінацією є комбінація S = R =0.

i i

а) б)

S_i Ri Q_i Q_i+1

0 0 x x

1 0 1 0

0 1 0 1

1 1 - -

в)

Рис. 4.3 - Схема інверсного RS - тригера на елементах “І-НІ” (а), його умовне графічне

позначення (б) та таблиця істинності (в)

Розглянуті два типи тригерів є асинхронними, тому що їхнє спрацьовування відбувається в моменти відповідних змін вхідних сигналів.

У синхронних тригерах є додатковий вхід C для синхронізуючих сигналів. Інформація,
яка подається на входи R та S, записується в тригер тільки при C =1.
На рисунку 4.4 зображений синхронний RS - тригер на елементах “І-НІ”. Синхронні
тригери порівняно з асинхронними характеризуються більш високою завадостійкістю.

а) б)

S_i Ri Ci Q_i Q_i+1

0 0 0 - -

0 0 1 - -

1 0 0 - -

1 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 1 0 0 1

1 1 1 x x

в)

Рис. 4.4 - Схема синхронного RS - тригера на елементах “І-НІ” (а), його умовне графічне

позначення (б) та таблиця істинності (в)

RS - тригери за структурою M S можуть бути реалізовані на основі синхронних RS -

тригерів.

У схемі, зображеній на рисунку 4.5 між основною (елементи D8, D9) і допоміжною

(елементи D3, D4) БС включений інвертор, що блокує передачу інформації на основну БС

при записі її на допоміжну БС.

Дійсно, при C =1 сигнал R або S записується в RS - тригер на елементах D3, D4

Однак зміна на його виходах не передається на входи другого RS - тригера (на елементах

D8, D9), тому що сигнал з виходу інвертора перешкоджає цьому.

Тільки після того, як сигнал C прийме “нульове” значення і на виході інвертора з'явиться одиничний сигнал, інформація перепишеться з першого тригера в другий. Якщо в якості сигналу синхронізації використовується імпульс з одиничною амплітудою, то двохтактний тригер спрацьовує по переходу імпульсу з «1» у «0».

а) б)

Рис. 4.5 - Схема синхронного RS - тригера за структурою M S на елементах “І-НІ” (а)

та його умовне графічне позначення (б)

Тригер з лічильним входом або T - тригер (від англ. “toggle” - перекидатися) є тригером з одним інформаційним входом. Він змінює свій стан на протилежний при черговому переході сигналу на вході T з «1» у «0».

Це досягається за рахунок введення зворотних зв'язків з виходу основної БС на вхід додаткової СК.

Принципова схема T - тригера та його умовне графічне зображення приведені на рисунку 4.6.

а) б)

Ti Q_i Q_i+1

0 - -

1 1 0

0 - -

1 0 1

в)

Рис. 4.6 - Схема T - тригера (а), його умовне графічне позначення (б) та таблиця

істинності (в)

В залежності від того, фронт чи зріз вхідного сигналу використовується для управління (від «0» до «1», або від «1» до «0»), вважається, що T - тригер має прямий або інверсний динамічний вхід.

Тригери з інверсним управлінням іноді ще називають T - тригером. За способом введення інформації T - тригери можуть бути синхронними і асинхронними.
T - тригер - єдиний вид тригера, поточний стан якого визначається не інформацією на
входах, а станом його в попередньому такті.

RST - тригер має крім лічильного входу T два установочних входи S та R.

Принципова схема RST - тригера та його умовне графічне зображення приведені на рисунку 4.7.

а) б)

Рис. 4.7 - Схема RST - тригера (а) та його умовне графічне позначення (б)

Тригер затримки або D - тригер (від англ. “delay” - затримка) зображений на рисунку

4.8.

а) б)

Di Ci Q_i Q_i+1

0 0 - -

0 1 0 1

1 0 - -

1 1 1 0

в)

Рис. 4.8 - Схема D - тригера (а), його умовне графічне позначення (б) та таблиця

істинності (в)

Інформація, встановлена на D вході, записується в тригер по переходу сигналу з «0» у
«1» на вході C, але з'являється на виході тригера по переходу сигналу на вході C з «1» у
«0», тобто затримується щодо моменту запису на час, рівний тривалості синхроімпульсу.

Універсальний JK - тригер (рисунок 4.9) на відміну від RS - тригера не має заборонених комбінацій вхідних сигналів.

а) б)

J_i Ki Ci Q_i Q_i+1

0 0 0 - -

0 1 1 0 1

1 0 0 1 0

1 1 1 0 1

в)

Рис. 4.9 - Схема JK - тригера (а), його умовне графічне позначення (б) та таблиця

істинності (в)

Вхід J еквівалентний входу S, а вхід K - входу R.

При J = K =1 тригер змінює свій стан на протилежний при надходженні кожного чергового синхроімпульсу, тобто починає функціонувати як T - тригер.

Опис контрольно-вимірювальних приладів

Генератор цифрових сигналів (розділ Instruments>Word Generator)

Генератор цифрових сигналів призначений для формування різних комбінацій цифрових сигналів (логічних «1» та «0») з різною частотою. Генерація може бути організована циклічно, пошагово або з перериванням. Реалізована функція сигналу «готовність даних».

Графічне позначення та лицева панель генератора цифрових сигналів зображені на рисунку 4.10.

Рис. 4.10 - Графічне позначення та лицева панель генератора цифрових сигналів

4.2.2 Цифровий логічний аналізатор (розділ Instruments>Logic Analyzer)

Цифровий логічний аналізатор призначений для перегляду осцилограм цифрових сигналів.

В цифровому логічному аналізаторі реалізовані такі функції, як: можливість використання внутрішнього та зовнішнього сигналів синхронізації, регулювання частоти розгортки.

Графічне позначення та лицева панель цифрового логічного аналізатора зображені на рисунку 11.

Рис.11 - Графічне позначення та лицьова панель цифрового графічного аналізатора

4.2.3 RS- тригер (розділ Digital>RS Flip-Flop)

Графічне позначення RS - тригера зображено на рисунку 12.

Рис. 4.12 - Графічне позначення RS - тригера

4.2.4 D- тригер (розділ Digital>D Flip-Flop)

Графічне позначення D - тригера зображено на рисунку 4.13.

Рис. 4.13 - Графічне позначення D - тригера

4.2.5 JK- тригер (розділ Digital>JK Flip-Flop with Active High Asynch Inputs)

Графічне позначення JK - тригера зображено на рисунку 4.14.

Рис. 4.14 - Графічне позначення JK - тригера

4.3 Завдання лабораторної роботи

Дослід 1. Дослідження RS - тригера.

1.1 Запустити Electronics Workbench.

1.2 Підготувати новий файл до роботи. Для цього необхідно виконати такі операції:

File>New та File>Save as, після чого буде необхідно вказати ім’я файлу і каталог у якому буде зберігатися схема.

1.3 Задати необхідні параметри моделювання (рисунок 4.15).

3.15 - Параметри моделювання

1.4 Зібрати досліджувану схему RS - тригера та схему RS - тригера на елементах
“АБО-НІ” (схема рис. 4.2).

1.5 Дослідити реакцію схеми на всі можливі комбінації вхідних сигналів. Для цього
під’єднати до входу схеми генератор цифрових сигналів та згенерувати
послідовність вхідних сигналів згідно таблиці істинності елементу.

1.6 До виходу схеми під’єднати цифровий логічний аналізатор.

1.7 Коли схема зібрана і готова до запуску, натиснути кнопку вмикання живлення на
панелі інструментів.

1.8 Спостерігати за зміною стану виходу схеми відповідно до комбінації вхідних
сигналів.

1.9 Замалювати отримані цифрові осцилограми.

1.10 Згідно отриманих цифрових осцилограм побудувати таблицю станів
досліджуваної схеми та зробити висновки.

Дослід 2. Дослідження D - тригера.

2.1 Запустити Electronics Workbench.

2.2 Підготувати новий файл до роботи. Для цього необхідно виконати такі операції:

2.3 File>New та File>Save as, після чого буде необхідно вказати ім’я файлу і каталог у
якому буде зберігатися схема.

2.4 Задати необхідні параметри моделювання (рисунок 4.15).

2.5 Зібрати досліджувану схему D - тригера (схема рис. 4.8).

2.6 Дослідити реакцію схеми згідно п. 1.5-1.10 попереднього досліду.

Дослід 3. Дослідження JK - тригера.

3.1 Запустити Electronics Workbench.

3.2 Підготувати новий файл до роботи. Для цього необхідно виконати такі операції:

3.3 File>New та File>Save as, після чого буде необхідно вказати ім’я файлу і каталог у
якому буде зберігатися схема.

3.4 Задати необхідні параметри моделювання (рисунок 4.15).

3.5 Зібрати досліджувану схему JK - тригера (схема рис. 4.9).

3.6 Дослідити реакцію схеми згідно п. 1.5-1.10 попереднього досліду.

По закінченню виконання дослідів оформити звіт по лабораторній роботі на підставі отриманих експериментальним шляхом даних.

Звіт повинен складатися з схем проведених дослідів та отриманих результатів відповідно, а також висновків зроблених по закінченню кожного досліду.

Контрольні питання

Література

1. Гусев В.Г.,Гусев Ю.М. Электроника.- М.: Высшая школа, 1991. - 562 с.

2. Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Полный курс): Учебник
для вузов. - М.: Телеком, 1999. - 768 с.

3. Хоровиц П., Хилл У. Искусство схемотехники. /Пер. с англ. - М.: Мир, 1998. - 704 с.

4. Богданович М.И., Грель И.Н. Цифровые интегральные микросхемы: Справочник.-
Минск: Беларусь, 1991.-91 с.

5. Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь,
1987. - 352 с.

6. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для
ВТУЗов. - СПб.: Политехника, 1996. - 885 с.