РЕГИСТР УПРАВЛЕНИЯ МИКРОКОНТРОЛЛЕРОМ - MCUCR
Этот регистр содержит биты общего управления микроконтроллером.
Бит 7 6 5 4 3 2 1 0 ┌───┬───┬────┬────┬─────┬──────┬─────┬───────┐ $35($55) │ - │ - │ SE │ SM │ISC11│ ISC10│ISC01│ ISC00 │ MCUCR └───┴───┴────┴────┴─────┴──────┴─────┴───────┘ Чт./зап.(R/W) R R R/W R/W R R R/W R/W Начальн.знач. 0 0 0 0 0 0 0 0
Биты 7,6 - зарезервированы. В AT90S2313 эти биты зарезервированы и всегда читаются как 0. Бит 5 - SE: Разрешение режима Sleep: Этот бит должен быть установлен в 1, чтобы при выполнении команды SLEEP процессор переходил в режим пониженного энергопотребления. Этот бит должен быть установлен в 1 до исполнения команды SLEEP. Бит 4 - SM: Режим Sleep: Этот бит выбирает один из двух режимов пониженного энергопотребления. Если бит сброшен (0), в качестве режима Sleep выбирается холостой режим (Idle mode). Если бит установлен, - выбирается экономичный режим (Power down). Биты 3,2 - ISC11, ISC10: биты управления срабатыванием прерывания 1: Внешнее прерывание активируется выводом INT1 если установлен флаг I регистра состояния SREG и установлена соответствующая маска в регистре GIMSK. Срабатывание по уровню и фронтам задается следующим образом:
Таблица 14.2. Управление срабатыванием прерывания 1. ┌─────┬─────┬────────────────────────────────────────────────────────┐ │ISC11│ISC10│Описание │ ├─────┼─────┼────────────────────────────────────────────────────────┤ │0 │0 │Запрос на прерыв.генерир-ся по низк.уровню на входе INT1│ ├─────┼─────┼────────────────────────────────────────────────────────┤ │0 │1 │Зарезервировано │ ├─────┼─────┼────────────────────────────────────────────────────────┤ │1 │0 │Запрос на прерывание по спадающему фронту на входе INT1 │ ├─────┼─────┼────────────────────────────────────────────────────────┤ │1 │1 │Запрос на прерывание по нарастающ. фронту на входе INT1 │ └─────┴─────┴────────────────────────────────────────────────────────┘ ПРИМЕЧАНИЕ: При изменении битов ISC11/ISC10 прерывание INT1 должно быть запрещено очисткой соответствующего бита в регистре GIMSK. Иначе прерывание может возникнуть во время изменения битов.
Таблица 14.3. Управление срабатыванием прерывания 0. ┌─────┬─────┬────────────────────────────────────────────────────────┐ │ISC01│ISC00│Описание │ ├─────┼─────┼────────────────────────────────────────────────────────┤ │0 │0 │Запрос на прерыв.генерир-ся по низк.уровню на входе INT0│ ├─────┼─────┼────────────────────────────────────────────────────────┤ │0 │1 │Зарезервировано │ ├─────┼─────┼────────────────────────────────────────────────────────┤ │1 │0 │Запрос на прерывание по спадающему фронту на входе INT0 │ ├─────┼─────┼────────────────────────────────────────────────────────┤ │1 │1 │Запрос на прерывание по нарастающ. фронту на входе INT0 │ └─────┴─────┴────────────────────────────────────────────────────────┘ ПРИМЕЧАНИЕ: При изменении битов ISC01 и ISC00, прерывания по входу INT0 должны быть запрещены сбросом бита разрешения прерывания в регистре GIMSK. Иначе прерывание может произойти при изменении значения битов.
Биты 1,0 - ISC01, ISC00: биты управления срабатыванием прерывания 0: Внешнее прерывание активируется выводом INT0 если установлен флаг I регистра состояния SREG и установлена соответствующая маска в регистре GIMSK. В таблице 14.3 приведена установка битов для задания срабатывания по уровню и фронтам.
|
