Реверсивные сдвиговые регистры

 

Реверсивные сдвиговые регистры способны сдвигать данные как влево, так и вправо, в зависимости от значения на управляющем входе V (либо имеется 2 раздельных парафазных управляющих входа VL (сдвиг влево) и VR (сдвиг вправо)) – см. рис. 1.8.

Каждый разряд реверсивного сдвигового регистра представляет собой автомат A_i на D -триггере или JK -триггере (рис. 1.8).

 

 

Рис. 1.8. Реализация i -го разряда реверсивного сдвигового регистра

 

На рис. 1.8. обозначены:

СИ – вход синхроимпульсов;

– инверсный вход данных (i – 1)-го разряда;

– инверсный вход данных (i + 1)-го разряда;

Q_i и – прямой и инверсный выходы данных i-го разряда;

R и S – входы независимой установки логического нуля и логической единицы соответственно.

 

Поясним работу схемы (рис. 1.9).

Сигналы VL и VR являются парафазными, поэтому при VL = 0 сигнал на выходе элемента 2И – ИЛИ – НЕ определяется сигналом , т. е. имеем: J = Q _i-1, а (VR при этом равен «1» и не влияет на логику работы схемы), поэтому Q _i = Q_{i –1}. При VR = 0 сигнал на выходе элемента 2И – ИЛИ – НЕ определяется сигналом , т. е. имеем J = Q_{i +1}, а (VL при этом равен «1» и не влияет на логику работы схемы), поэтому Q_i = Q_{i +1}. Таким образом, при VL = 0 осуществляется сдвиг влево (от младших разрядов к старшим), а при VR = 0 осуществляется сдвиг вправо (от старших разрядов к младшим).

 

Рис. 1.9. Реализация i -го разряда реверсивного сдвигового регистра
на JK -триггерах

 

Рассмотрим функционирование 2-х разрядного реверсивного сдвигового регистра на JK -триггерах [2]. Каждый разряд сдвигового регистра реализуется на одном JK -триггере, одном элементе 2И – ИЛИ – НЕ (рис. 1.10) и инверторе.

 

 

 

Рис. 1.10. Функциональная схема реверсивного сдвигового регистра
на JK -триггерах (2 разряда)

Временные диаграммы схемы (рис. 1.10) приведены на рис. 1.11. При сдвиге влево (VL = 0) имеем: Q ₁ = DL, Q ₂ = Q ₁; при сдвиге вправо (VR = 0) имеем: Q ₂ = DR, Q ₁ = Q ₂.

 

 

 

Рис. 1.11. Временные диаграммы работы схемы (рис. 1.10); триггеры предварительно установлены в состояние «0»

 

 

Рис. 1.12. Эквивалентная схема для схемы на рис. 1.10 при сдвиге влево

 

Рис. 1.13. Эквивалентная схема для схемы на рис. 1.11 при сдвиге вправо

 

Реверсивный регистр с параллельной записью данных (рис. 1.14) имеет вход записи WR, единичный уровень которого разрешает запись параллельных данных в регистр.

От схемы на JK -триггерах можно легко перейти к схеме на D -триггерах, отличие будет в том, что состояние регистра будет изменяться не по спаду, а по переднему фронту СИ. Схема приведена на рис. 1.15, временные диаграммы – на рис. 1.16 (временные соотношения выбраны аналогично рис. 1.11).

 

 

 

 

Рис. 1.14. Реверсивный сдвиговый регистр с параллельной записью данных

 

 

Рис. 1.15. Функциональная схема 2-х разрядного реверсивного
сдвигового регистра на D -триггерах

 

 

Рис. 1.16 Временные диаграммы работы схемы (рис. 1.15),
триггеры предварительно установлены в состояние «0»

 

 

Лабораторное задание

 

1. Ознакомиться с теоретической частью.

2. Изучить описание лабораторного стенда УМ-11 или УМ-11М.

3. Выполнить синтез схем регистров (рис. 1.3, 1.4, 1.5, 1.7, 1.10,1.14) и исследовать в соответствии с временными диаграммами для этих схем.

 

Контрольные вопросы

 

1. Назначение регистров данных.

2. Чем отличается регистр со статическим входом записи от регистра с динамическим входом записи?

3. Для чего предназначены сдвиговые регистры?

4. Схема реверсивного сдвигового регистра на D -триггерах.

5. Схема реверсивного сдвигового регистра на JK -триггерах

Рекомендуемая литература

 

1. Схемотехника ЭВМ: Учебник для студентов вузов спец. ЭВМ / Под ред. Соловьёва Г.Н.. – М.: Высшая школа, 1985. – 391с.

2. Применение интегральных микросхем в электронной вычислительной технике: Справочник / Данилов Р.В., Ельцова С.А., Иванов Ю.А. и др.; Под ред. Файзулаева Б.Н., Тарабрина Б.В. – М.: Радио и связь, 1986. – 384с.