Диэлектрические материалы для защиты подложки
Защита элементов ГИС – моноокись кремния
Разработка топологии слоёв микросхемы: Для составления схемы соединений на принципиальной электрической схеме выделим плёночные элементы и навесные компоненты, наметим порядок их расположения и проведём упрощение схемы соединений с целью уменьшения числа пересечений проводников и сокращения их длины. Ориентировочная площадь платы: – площадь резисторов – площадь конденсаторов – площадь контактных площадок ( – расстояние между краем плёночного резистора и краем его контактной площадки) – площадь навесных компонентов (a и b – размеры транзистора 2Т364А, l – длина контактов) – коэффициент запаса Площадь платы выбраны в соответствии с рекомендуемыми типоразмерами: S=24х30 (типоразмер № 5) Топология разработана с учётом · точности изготовления линейных размеров плёночных элементов и расстояний между ними; · минимального допустимого размера резисторов; · минимального допустимого расстояния между плёночными элементами; · перекрытия для совмещения слоёв; · минимальная ширина плёночных проводников; · минимальных размеров контактных площадок для монтажа компонентов. Разработка совмещённой топологии микроосхемы Разработаны общая топология и топологии слоёв микросхемы: · резистивный слой · нижний проводниковый слой · нижние обкладки конденсаторов · диэлектрический слой · верхние обкладки конденсаторов · верхний проводниковый слой · защитный слой
Выбор метода формирования топологии слоёв В качестве метода формирования конфигурации тонкоплёночных элементов выбран комбинированный метод: · масочный – для формирования обкладок конденсаторов · Фотолитография– для формирования резистивного и проводникового слоя Масочный метод является простым и экономичным по сравнению с фотолитографией. Его главный недостаток – большая погрешность при формировании топологии слоёв. Поэтому нижние и верхние обкладки конденсаторов, диэлектрический и защитный слои формируются масочным методом, а резистивный и проводниковый слои формируются фотолитографией.
|