Надати характеристику можливих форм – факторів шин AGP, PCI Express
Програмний обмін інформацією є основним у будь-якій мікропроцесорній системі. Він передбачений завжди, без нього неможливі інші режими обміну. У цьому режимі процесор є одноосібним господарем (Master) системної магістралі. Всі операції (цикли) обміну інформацією в даному випадку ініціюються тільки процесором, усі вони виконуються строго в порядку, згідно виконуваною програмою. Процесор читає (вибирає) з пам'яті коди команд і виконує їх, читаючи дані з пам'яті або з пристрою введення/виведення, обробляючи їх, записуючи дані в пам'ять або передаючи їх у пристрій введення/виведення. Програма може бути лінійною, циклічною, може містити переходи (стрибки), але вона завжди безперервно і повністю знаходиться під контролем процесора. Ні на які зовнішні події, не пов'язані з програмою, процесор не реагує (рисунок 1). Всі сигнали на магістралі в даному випадку контролюються процесором.
Рисунок 1 – Програмний обмін інформацією
3 Обмін за перериваннями
Обмін за перериваннями використовується тоді, коли необхідна реакція мікропроцесорної системи на якусь зовнішню подію, на появу зовнішнього сигналу. У разі комп'ютера зовнішньою подією може бути, наприклад, натиснення на клавішу клавіатури або надходження по локальній мережі пакету даних. Комп'ютер повинен реагувати на це, відповідно, виведенням символу на екран або ж читанням і обробкою прийнятого по мережі пакету. У загальному випадку організувати реакцію на зовнішню подію можна трьома різними шляхами: − за допомогою постійного програмного контролю факту появи події (так званий метод опитування прапору або polling); − за допомогою переривання, тобто примусового переведення процесора з виконання поточної програми на виконання екстрено необхідної програми; − за допомогою прямого доступу до пам'яті, тобто без участі процесора при його відключенні від системної магістралі.
Проілюструвати ці три способи можна наступним простим прикладом. Допустимо, ви готуєте собі сніданок, поставивши на плиту кип'ятитися молоко. Природно, на закипання молока треба реагувати, причому терміново. Як це організувати? Перший шлях – постійно стежити за молоком, але тоді ви нічого іншого не зможете робити. Правильніше регулярно поглядатиме на молоко, роблячи одночасно щось інше. Це програмний режим з опитуванням прапору. Другий шлях – встановити на каструлю з молоком датчик, який подасть звуковий сигнал при закипанні молока, і спокійно займатися іншими справами. Почувши сигнал, ви вимкнете молоко. Правда, можливо, вам доведеться спочатку закінчити те, що ви почали робити, так що ваша реакція буде повільніша, ніж в першому випадку. Нарешті, третій шлях полягає в тому, щоб з'єднати датчик на каструлі з управлінням плитою так, щоб при закипанні молока пальник був вимкнений без вашої участі (правда, аналогія з ПДП тут не дуже точна, оскільки в даному випадку на момент виконання дії вас не відволікають від роботи).
Перший випадок з опитуванням прапору реалізується в мікропроцесорній системі постійним читанням інформації процесором з пристрою введення/виведення, пов'язаного з тим зовнішнім пристроєм, на поведінку якого необхідно терміново реагувати. У другому випадку в режимі переривання процесор, отримавши запит переривання від зовнішнього пристрою (IRQ – Interrupt ReQuest), закінчує виконання поточної команди і переходить до програми обробки переривання. Закінчивши виконання програми обробки переривання, він повертається до перерваної програми з того місця, де його перервали (рисунок 2).
Рисунок 2 – Обслуговування переривання
Тут важливе те, що вся робота, як і у разі програмного режиму, здійснюється самим процесором, зовнішня подія просто тимчасово відволікає його. Реакція на зовнішню подію за перериванням в загальному випадку повільніше, ніж при програмному режимі. Як і у разі програмного обміну, тут всі сигнали на магістралі виставляються процесором, тобто він повністю контролює магістраль. Для обслуговування переривань в систему іноді вводиться спеціальний модуль контролера переривань, але він в обміні інформацією не бере участь. Його завдання полягає в тому, щоб спростити роботу процесора із зовнішніми запитами переривань. Цей контролер програмно управляється процесором по системній магістралі. Природно, ніякого прискорення роботи системи переривання не дає. Його застосування дозволяє тільки відмовитися від постійного опитування прапору зовнішньої події і тимчасово, до настання зовнішньої події, зайняти процесор виконанням якихось інших завдань. Переривання в мікропроцесорних системах бувають двох основних типів: - векторні переривання, які вимагають проведення циклу читання по магістралі; - радіальні переривання, які не вимагають ніякого циклу обміну по магістралі. Переривань в мікропроцесорній системі зазвичай буває багато. Тому процесору необхідна інформація про номер (адреса вектора) конкретного переривання. Ця інформація може бути передана процесору двома шляхами. При векторному перериванні код номера переривання передається процесору тим пристроєм введення/виведення, який дане переривання запитало. Для цього процесор проводить цикл читання по магістралі, і по шині даних отримує код номера переривання. Шина адреси в даному циклі не використовується, оскільки пристрій, що зробив запитав переривання, і так знає, що процесор звертатиметься саме до нього. В цьому випадку в магістралі достатньо всього однієї лінії запиту переривання для всіх пристроїв введення/виведення. Такі переривання організовані, наприклад, в магістралі Q-bus (рисунок 3). Запит переривання здійснюється негативним сигналом -VIRQ, який може формуватися кожним з пристроїв, що роблять запит переривання. Тип вихідного каскаду для цього сигналу — відкритий колектор, щоб уникнути конфліктів між пристроями, що роблять запит переривання. Отримавши сигнал – VIRQ, процесор надає переривання (закінчивши заздалегідь виконання поточної команди). Для цього він виставляє сигнал читання даних – DIN і сигнал надання переривання IAKO. Цей сигнал IAKO послідовно проходить через всі пристрої, які можуть запитувати переривання. Якщо пристрій зробив запит переривання, то він не пропускає через себе цей сигнал. Якщо переривання одночасно запитали два або більше пристроїв, то сигнал надання переривання отримає тільки один пристрій, а саме той, який ближче до процесора. Такий механізм вирішення конфліктів називається іноді географічним пріоритетом (або ланковим пріоритетом, Daisy Chain). Отримавши сигнал IAKO, пристрій, що запитав переривання, повинний зняти свій сигнал –VIRQ.
Рисунок 3 – Сигнали запиту і надання переривання в магістралі Q-bus
Далі процесор проводить цикл безадресного читання номера переривання. У відповідь на отримані сигнали – DIN і IAKO пристрій, якому надано переривання, повинен видати на шину адреси/даних код номера переривання (адресу вектора переривання) і виставити сигнал підтвердження – RPLY. Процесор читає код номера переривання і закінчує цикл безадресного читання зняттям сигналів – DIN і IAKO. При радіальному перериванні в магістралі є стільки ліній запиту переривання, скільки всього може бути різних переривань. Тобто кожен пристрій введення/виведення, для організації обміну за переривання, подає сигнал запиту переривання по своїй окремій лінії. Процесор дізнається про номер переривання за номером лінії, по якій прийшов сигнал запиту переривання. Ніяких циклів обміну по магістралі при цьому не потрібні. У разі радіальних переривань в систему включається додаткова мікросхема контролера переривань, яка обробляє сигнали запитів переривань. Саме так організовані переривання, наприклад, у магістралі ISA. Спрощена структура зв'язків між пристроями, що беруть участь у обміні за перериваннями, на магістралі ISA показана на рисунку 4. Процесор «спілкується» з контролером переривань як по магістралі (щоб задати йому режими роботи), так і поза магістраллю (при обробці запитів на переривання). Сигнали запитів переривань IRQ розподіляються між усіма пристроями магістралі. На кожну лінію IRQ доводиться один пристрій. Запитом переривання є передній, позитивний фронт сигналу IRQ. При одночасному надходженні сигналів IRQ від декількох пристроїв порядок їх
Рисунок 4 – Структура зв'язків для організації радіальних переривань на магістралі ISA
Векторні переривання забезпечують системі велику гнучкість, в системі їх може бути дуже багато. Однак вони вимагають додаткових апаратних вузлів у всіх пристроях, що роблять запит на переривання, для обслуговування циклів безадресного читання. Радіальних переривань в системі не дуже багато (від 1 до 16). При цьому типі переривань, як правило, потрібне введення в систему спеціального контролера переривань. Кожне радіальне переривання вимагає введення додаткової лінії в шину управління системної магістралі. Але працювати з радіальними перериваннями простіше, оскільки все зводиться тільки до формування єдиного сигналу IRQ, і ніяких циклів обміну по магістралі не потрібні.
4 Обмін з використанням прямого доступу до пам'яті
Прямий доступ до пам'яті (ПДП, DMA) – це режим, що принципово відрізняється від двох раніше розглянутих режимів тим, що обмін по системній шині йде без участі процесора. Зовнішній пристрій, що вимагає обслуговування, сигналізує процесору, що режим ПДП необхідний, у відповідь на це процесор закінчує виконання поточної команди і відключається від усіх шин, повідомляючи пристрою, що запитав, що обмін у режимі ПДП можна починати. Операція ПДП зводиться до пересилки інформації з пристрою введення/виведення в пам'ять або ж з пам'яті в пристрій введення/виведення. Коли пересилка інформації буде закінчена, процесор знов повертається до перерваної програми, продовжуючи її з того місця, де його перервали (рисунок 5). Це схоже на режим обслуговування переривань, але в даному випадку процесор не бере участь в обміні. Як і у разі переривань, реакція на зовнішню подію при ПДП істотно повільніше, ніж при програмному режимі. Зрозуміло, що в цьому випадку потрібне введення в систему додаткового пристрою (контролера ПДП), який здійснюватиме повноцінний обмін по системній магістралі без жодної участі процесора. Причому процесор заздалегідь повинен повідомити контролеру ПДП, звідки йому слід брати інформацію і/або куди її слід поміщати. Контролер ПДП може вважатися спеціалізованим процесором, який відрізняється тим, що сам не бере участь в обміні, не приймає в себе інформацію і не видає її (рисунок 6).
Рисунок 6 – Інформаційні потоки в режимі ПДП
Контролер ПДП може входити до складу пристрою введення/виведення, якому необхідний режим ПДП або навіть до складу декількох пристроїв введення/виведення. Теоретично обмін за допомогою прямого доступу до пам'яті може забезпечити вищу швидкість передачі інформації, ніж програмний обмін, оскільки процесор передає дані повільніше, ніж спеціалізований контролер ПДП. Проте на практиці ця перевага реалізується далеко не завжди. Швидкість обміну в режимі ПДП обмежена можливостями магістралі. До того ж необхідність програмного завдання режимів контролера ПДП може звести нанівець виграш від вищої швидкості пересилки даних у режимі ПДП. Тому режим ПДП застосовується рідко. Якщо в системі вже є самостійний контролер ПДП, то це може у ряді випадків істотно спростити апаратну реалізацію пристроїв введення/виведення, що працюють у режимі ПДП. У цьому полягає єдина безперечна перевага режиму ПДП. На магістралі Q-bus запит і надання ПДП організовуються подібно до запиту і надання переривання. Спрощена структура зв'язків пристроїв, що беруть участь у ПДП, показана на рисунку 7.
Рисунок 7 – Структура зв'язків запиту/надання ПДП на магістралі Q-bus
Сигнал запиту ПДП (DMR) передається всіма пристроями, що потребують ПДП, по одній лінії магістралі. Процесор, отримавши сигнал – DMR, видає сигнал надання ПДП DMGO, аналогічний сигналу IAKO. Цей сигнал також проходить через всі пристрої послідовно, внаслідок чого ПДП отримує тільки той пристрій, який знаходиться ближче до процесора (географічний пріоритет). А потім пристрій, що отримав ПДП, проводить цикли обміну по магістралі, аналогічно циклам програмного обміну. У циклах ПДП інформація читається з пам'яті і записується в пристрій введення/виведення, або навпаки — читається з пристрою введення/виведення і передається до пам'яті. На магістралі ISA запит/надання ПДП дуже нагадує організацію радіальних переривань (рисунок 8). Так само в системі існує контролер ПДП, до якого сходяться сигнали запиту ПДП, які мають назву DRQ, і від якого розходяться сигнали надання ПДП –DACK. До кожного каналу ПДП (пара сигналів DRQ і –DACK) підключається тільки один пристрій, що запитує ПДП. Пристрій, що потребує ПДП, посилає сигнал запиту DRQ і отримує у відповідь сигнал надання –DACK. Після цього контролер ПДП проводить цикли обміну по магістралі між пристроєм введення/виведення і пам'яттю. На магістралі ISA використовуються окремі строби запису до пам'яті (MEMW) і запису до пристроїв введення/виведення (IOW), а також окремі строби читання з пам'яті (MEMR) і читання з пристроїв введення/виведення (IOR). Це дозволяє за один цикл обміну ПДП читати інформацію з пам'яті і записувати її до пристроїв введення/виведення або ж читати інформацію з пристрою введення/виведення і записувати її до пам'яті. При цьому на шині адреси виставляється адреса пам'яті, а адреса пристрою введення/виведення замінюється єдиним сигналом AEN. У циклі обміну в режимі ПДП бере участь тільки той пристрій введення/виведення, який заздалегідь запитав ПДП і якому ПДП було надано. Тому ніяких конфліктів між пристроями введення/виведення із-за такої спрощеної адресації не виникає.
Рисунок 8 – Структура зв'язків запиту/надання ПДП на магістралі ISA. AGP (від англ Accelerated Graphics Port, прискорений графічний порт) — розроблена в 1997 році компанією Intel, спеціалізована 32-бітова системна шина для відеокарти. З'явилася одночасно з чипсетами для процесора IntelPentium MMX чипсет MVP3, MVP5 з Super Socket 7. Основним завданням розробників було збільшення продуктивності та зменшення вартості відеокарти, за рахунок зменшення кількості вбудованої відеопам'яті. За задумом «Intel», великі обсяги відеопам'яті для AGP-карт були б не потрібні, оскільки технологія передбачала високошвидкісний доступ до загальної пам'яті. Її відмінності від попередниці, шини PCI: робота на тактовій частоті 66 МГц; збільшена пропускна здатність; режим роботи з пам'яттю DMA і DME; поділ запитів на операцію і передачу даних; можливість використання відеокарт з енергоспоживанням більшим, ніж PCI [ред.] Основні зміни в AGP Перша версія (специфікація AGP 1.0) AGP 1x використовується рідко, оскільки не забезпечує необхідної швидкості роботи з пам'яттю в режимі DME, відразу ж при проектуванні була додана можливість посилати 2 блоки даних за один такт, це 2х AGP. У 1998році вийшла друга версія (специфікація AGP 2.0) — AGP 4x, яка могла пересилати вже 4 блоки за один такт і володіла пропускною спроможністю майже 1 ГБ/с. Рівень напруги замість звичайних 3, 3 В був знижений до 1, 5 В. Шина AGP 8x (специфікація AGP 3.0) передає вже 8 блоків за один такт, таким чином, пропускна здатність шини досягає 2 ГБ/с. Також у стандарті була закладена можливість використання двох відеокарт (аналогічно ATI CrossFire, NVIDIA SLI), однак ця можливість не була використана виробниками. Сучасні відеокарти вимагають великої потужності, понад 40 Вт, яку шина AGP дати не може, так з'явилася специфікація AGP Pro з додатковими роз'ємами живлення. [ред.] Доступ до пам'яті DMA (англ. прямий доступ до пам'яті) — доступ до пам'яті, в цьому режимі основною пам'яттю вважається вбудована відеопам'ять на карті, текстури копіюються туди перед використанням з системної пам'яті комп'ютера. Цей режим роботи не був новим, за тим же принципом працюють звукові карти, деякі контролери тощо. DME (англ. безпосереднє виконання в пам'яті) — в цьому режимі основна і відеопам'ять перебувають ніби в загальному адресному просторі. Спільний простір емулюється за допомогою таблиці відображення адрес (англ. графічну таблицю перетворення адрес, ГАРТ) блоками по 4 Кб. Таким чином копіювати дані з основної пам'яті в відеопам'ять вже не потрібно, цей процес називають AGP-текстурування. [ред.] Порядок запитів Передача даних з основної пам'яті в відеопам'ять карти здійснюється у два етапи, спочатку передається 64-бітний адресу, звідки дані потрібно брати, потім йдуть самі дані. Шина AGP передбачає два варіанти передачі, перший — сумісний з шиною PCI — запити даних і адреси відбуваються по одному каналу; другий — в режимі SBA (SideBand адресація), за окремою бічний шині, таким чином, можна посилати запити на нові дані, не чекаючи отримання попередніх. [ред.] Розвиток У наш час материнські плати із слотами AGP практично не випускаються, стандарт AGP був повсюдно витіснено на ринку більш швидким і універсальним PCI Express. Відеокарти стандарту AGP випускаються в малій кількості і коштують дорожче аналогічних PCI-E карт (через використання «мікросхеми-перехідника» PCI-E → AGP). Історія розробки Розвитком стандарту PCI Express займається організація PCI Special Interest Group (PCI-SIG). На відміну від шини PCI, що використала для передачі даних загальну шину, PCI Express, в загальному випадку, є пакетною мережею з топологією типу зірка, пристрої PCI Express взаємодіють між собою через середовище, утворене комутаторами, при цьому кожен пристрій безпосередньо зв'язаний з'єднанням типу точка-точка з комутатором. Крім того, шиною PCI Express підтримується: гаряча заміна карт; гарантована смуга пропускання (QoS); управління енергоспоживанням; контроль цілісності передаваних даних. Розробка стандарту PCI Express була почата фірмою Intel після відмови від шини InfiniBand. Офіційно перша базова специфікація PCI Express з'явилася в липні 2002 року. Шина PCI Express націлена на використання тільки як локальна шина. Оскільки програмна модель PCI Express багато в чому успадкована від PCI, то існуючі системи і контроллери можуть бути допрацьовані для використання шини PCI Express заміною тільки фізичного рівня, без доопрацювання програмного забезпечення. Висока пікова продуктивність шини PCI Express дозволяє використовувати її замість шин AGP і тим більше PCI і PCI-X, очікується, що PCI Express замінить ці шини в персональних комп'ютерах. [ред.] Опис протоколу
Відеокарта для PCI Express Для підключення пристрою PCI Express використовується двонаправлене послідовне з'єднання типу точка-точка, зване lane; це різко відрізняється від PCI, в якій всі пристрої підключаються до загальної 32-розрядної паралельної однонаправленої шини. З'єднання між двома пристроями PCI Express називається link, і складається з одного (званого 1x) або декількох (2x, 4x, 8x, 12x, 16x і 32x) двонаправлених послідовних з'єднань lane. Кожен пристрій повинен підтримувати з'єднання 1x. На електричному рівні кожне з'єднання використовує низьковольтну диференціальну передачу сигналу (LVDS), прийом і передача інформації проводиться кожним пристроєм PCI Express по окремих двох провідниках, таким чином, в простому випадку, пристрій підключається до комутатора PCI Express всього лише чотирма провідниками. Використання подібного підходу має наступні переваги: карта PCI Express поміщається і коректно працює в будь-якому слоті тої або ж більшої пропускній спроможності (наприклад, карта x1 працюватиме в слотах x4 і x16); слот більшого фізичного розміру може використовувати не всі lane (наприклад, до слота 16x можна підвести лінії передачі інформації, відповідні 1x або 8x, і все це нормально функціонуватиме; проте, при цьому необхідно підключити всі лінії «живлення» і «земля», необхідні для слота 16x). В обох випадках, на шині PCI Express використовуватиме максимальну кількість lane'ів доступних як для карти, так і для слота. Проте це не дозволяє пристрою працювати в слоті, призначеному для карт з меншою пропускною спроможністю шини PCI Express (наприклад, карта x4 фізично не поміститься в слот x1, не зважаючи на те, що вона могла б працювати в слоті x1 з використанням тільки одного lane). PCI Express пересилає всю управляючу інформацію, включаючи переривання, через ті ж лінії, що використовуються для передачі даних. Послідовний протокол ніколи не може бути заблокований, таким чином затримки шини PCI Express цілком порівнянні з такими для шини PCI (відмітимо, що шина PCI для передачі сигналу про запит на переривання використовує окремі фізичні лінії IRQ#A, IRQ#B, IRQ#C, IRQ#D). У всіх високошвидкісних послідовних протоколах (наприклад, Gigabit Ethernet), інформація про синхронізацію повинна бути вбудована в передаваний сигнал. На фізичному рівні, PCI Express використовує загально прийнятий метод кодування 8B/10B (8 бітів даних замінюються на 10 бітів, передаваних по каналу, таким чином 20 % передаваного по каналу трафіку є надмірними), що дозволяє підняти перешкодозахист. Деякі протоколи (наприклад, SONET/SDH) використовують інший метод перешкодозахисного кодування, який називається скремблінг (англ. scrambling) для вбудовування інформації про синхронізацію в потік даних. Специфікація PCI Express також передбачає алгоритм скремблінгу, але скремблінг PCI Express відрізняється від такого у SONET. [ред.] Пропускна здатність Пропускна здатність з'єднання lane складає 2, 5 Гбіт/с. Для розрахунку пропускної спроможності з'єднання шини (link) необхідно врахувати те, що в кожному з'єднанні передача дуплексна, а також врахувати застосування кодування 8B/10B (8 бітів в 10). Наприклад, дуплексна пропускна спроможність з'єднання 1x (P1x) складає:
де 2, 5 — пропускна спроможність одного lane, Гбіт/с; 2 — врахування того, що з'єднання 1x складається з двох lane; 0, 8 — коефіцієнт, що враховує використання коду 8B/10B; 8 — коефіцієнт для перекладу Гбіт/с в ГБ/с. Пропускна спроможність, з урахуванням двонаправленої передачі, для шин PCI Express з різною кількістю зв'язків вказана в таблиці:
[ред.] PCI Express 2.0 Группа PCI-SIG випустила специфікацію PCI Express 2.0 15 січня2007 року. Основні нововведення в PCI Express 2.0: Збільшена пропускна здатність — специфікація PCI Express 2.0 визначає максимальну пропускну здатність одного з'єднання lane як 5 Гбіт/с, при цьому збережена сумісність з PCI Express 1.1 таким чином, що плата розширення, що підтримує стандарт PCIE 1.1 може працювати, будучи встановленою в слот PCIe 2.0. Внесені вдосконалення в протокол передачі між пристроями і програмну модель. Динамічне управління швидкістю — для управління швидкістю роботи зв'язку. Сповіщення про пропускну здатність — для сповіщення ПЗ (операційної системи, драйверів пристроїв тощо) про зміни швидкості і ширину шини. Розширення структури можливостей — розширення управляючих регістрів для кращого управління пристроями, слотами і інтерконектом. Служби управління доступом — опціональні можливості управління транзакціями точка-точка. Управління таймаутом виконання Скидання на рівні функцій — опціональний механізм для скидання функцій (маються на увазі PCI funcs) усередині пристрою (PCI device). Перевизначення межі по потужності — для перевизначення ліміту потужності слота при приєднанні пристроїв, споживаючих більшу потужність. [ред.] Зовнішня кабельна специфікація PCIe 7 лютого2007 року PCI-SIG випустила специфікацію зовнішньої кабельної системи PCIe. Нова специфікація дозволяє використовувати кабелі завдовжки до 10 метрів, що працюють з пропускною спроможністю 2, 5 Гбіт/с. [ред.] PCI Express 3.0 Йде робота над PCI-Express 3.0. Він матиме пропускну здатність в 8 Гбіт/с. Плани на PCI-Express 3.0: затвердження в 2009 році, перші продукти на основі нового інтерфейсу — в 2010 році. [ред.] Форм-фактори Низькопрофільні карти Mini Card — заміна форм-фактора Mini PCI. На рознім Mini Card виведені шини: x1 PCIe, USB 2.0 і SMBus. ExpressCard — подібний до форм-фактора PCMCIA. На рознім Mini Card виведені шини x1 PCIe і USB 2.0, карти ExpressCard підтримують гаряче підключення. AdvancedTCA — форм-фактор для телекомунікаційного устаткування. Кабельні специфікації PCI Express дозволяють доводити довжину одного з'єднання до десятків, а то і сотень метрів, що робить можливим створення «розібраних» ЕОМ. Mobile PCI Express Module — промисловий форм-фактор, створений для ноутбуків фірмою NVIDIA.
|
ГБ/сек
