Регистры памяти

Регистры памяти (параллельные регистры) - простейший вид регистров. Их назначение - хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Ввод обеспечивается тактовым командным импульсом. С приходом очередного тактового импульса происходит обновление записанной информации.

При построении параллельных регистров обычно используются простейшие асинхронные RS- триггеры и синхронные RS- и D -триггеры. На рис. 6.9 представлен один из вариант параллельных регистров. Регистр на основе асинхронных RS -триггеров перед занесением очередного n-разрядного числа со входов x₁,..., х_п требует предварительного сброса всех триг­геров в нулевое состояние. Сброс производится сигналом R = 0. Ввод информации в регистр происходит по сигналу А = 1, R = 1. Если на некотором i- м входе X_i = 1, то S_i = = 0 и данный триггер (с инверсным управлением) переключается в состояние «1». Если на входе Х_j = 0, то S_j = = 1 и j-й триггер сохраняет состояние «0». Вывод информации из регистра производится по сигналу В = 1, определяющему со­стояния выходов Y _к = .Если В = 0, то на всех выходах устанавливаются уровни «логической 1», а при В = 1 имеем Y_к =Q _к.Основной недостаток данного регистра - необходи­мость предварительной очистки регистра, из-за чего обновление информации осуществляется за два такта.

Рис. 6.9

Регистр хранения типа К155ИР15 может служить примером устройства с тремя выходными состояниями. Он состоит из четырех D-триггеров с независимыми информационными входами (D1-D4) и общим синхронизирующим входом С. Выходы триггеров Q1-Q4 - прямые. Имеются также два равноценных разрешающих входа Е1 и Е2, вход установки нулей R и два EZ1 и EZ2 для перевода микросхемы в третье состояние.

На рис. 6.10 приведено условное изображение микросхемы К155ИР15.

Рис. 6.10