РЕГІСТРИ

Регістри призначені для зберігання проміжних результатів обчислень.

Всі регістри, в залежності від функціональних можливостей, поділяються на два типи: регістри зберігання (пам’яті) (рис. 11. 1) і регістри зсуву (рис. 11.2).

В свою чергу регістри зсуву поділяються на:

– за способом вводу і виводу інформації на паралельні, послідовні і комбіновані (паралельно-послідовні, послідовно-паралельні);

– за напрямком передачі (зсуву) інформації на однонаправлені і реверсивні.

 

Рис. 11.1 – Регістр зберігання: D1 – D4 – паралельні інформаційні входи;C – тактовий вхід; R – вхід скидання регістра в “0”; Q1 – Q4 – виходи регістра.

Регістри зсуву крім операції зберігання здійснюють перетворення послідовного двійкового коду в паралельний, а паралельного – в послідовний.

Операція зсуву заключається в тому, що з приходом кожного тактового імпульсу здійснюється перезапис (зсув) вмісту тригера кожного розряду в сусідній розряд без зміни порядку слідування одиниць і нулів.

При зсуві інформації вправо після кожного тактового імпульсу біт із старшого розряду зсувається в молодший, а при зсуві вліво – навпаки.

Регістри зсуву можуть бути реалізовані на JK та D – тригерах (рис. 11.2, рис. 11.3).

 

 

Рис. 11.2 – Чотирирозрядний регістр зсуву вправо на JK – тригерах: S – вхід встановлення регістра в “1”; C – тактовий вхід; D – інформаційний вхід; R – вхід скидання регістра в “0”; Q1 – Q4 – паралельні виходи регістра.

 

Рис. 11.3 – Чотирирозрядний регістр зсуву вліво на D-тригерах.

 

Універсальний регістр на JK (RS) – тригерах.

Режим роботи регістра (рис. 11.4) визначається сигналом на вході . Припустимо, що на вході сигнал лог. “1” на виході інвертора буде лог. “0”, який закриє логічні елементи DD5.1 – DD5.4 і DD6.1 – DD6.4 і встановлює на асинхронних входах тригерів і лог. “1”, що дозволяє синхронну роботу тригерів.

При цьому входи D1 – D4 – для паралельного запису інформації, блоковані. Тактові імпульси на вході С забезпечують синхронний ввід інформації в послідовному коді (з входу DS), а також зсув її вправо. За рахунок інверсії тактових імпульсів елементом DD7.1 спрацювання тригерів відбувається по фронту наростання тактових імпульсів.

 

 

Рис. 11.4 – Універсальний регістр: – вибір режиму роботи (послідовний/паралельний); D0 – D1 – паралельні інформаційні входи; DS – послідовний інформаційний вхід; С – тактовий вхід; Q1 – Q4 – паралельні виходи.

 

Якщо на вході буде лог. “0” логічний елемент DD7.1 закритий і тактові імпульси не проходять на С входи тригерів. Сигнал на загальних входах елементів DD5.1 – DD5.4 і DD6.1 – DD6.4 дорівнює лог. “1”, внаслідок чого кожний із цих елементів для сигналів на паралельних входах D1 – D4 служить інвертором. Під дією вхідних сигналів паралельного запису виходи відповідних тригерів приймають той же стан . З появою на вході сигналу лог. “1” інформація, введена в паралельному коді, з кожним тактовим імпульсом буде зсуватися на один розряд і видаватись в послідовній формі.

 

Регістри зсуву використовують для реалізації генераторів М – послідовностей (послідовності максимальної довжини, псевдовипадкові послідовності) (рис. 11.5).

 

 

 

Рис. 11.5 – Генератор М – послідовності.

 

Якщо символи зчитувати з виходу Q, то отримаємо періодичну послідовність: 000010100110111000010100110..., з періодом

Символи М-послідовності можна зчитувати з будь якого виходу тригера, при цьому отримаємо послідовність, зсунуту в часі.

Контрольні запитання

 

1. Призначення регістрів?

2. На яких елементах побудовані регістри?

3. Нарисуйте схему 3-х розрядного регістру пам’яті (зберігання).

4. Нарисуйте схему 3-х розрядного регістру зсуву вправо.

5. Нарисуйте схему 3-х розрядного регістру зсуву вліво.

6. Нарисуйте схему універсального регістру.

7. Назвіть призначення входів універсального регістру.

8. Нарисуйте схему генератора М-послідовності.