Потік даних

Конкретна послідовність подій в продовження циклу обробки команди залежить від обраної схеми процесора. Але, застосовуючи універсальну термінологію, можна незалежно від його конкретної схеми позначити, що ж повинно відбуватися в процесорі. Будемо вважати, що процесор використовує регістр адреси в пам'яті (MAR), регістр даних пам'яті (MBR), лічильник команд (PC) і регістр команди (IR).

У фазі витягу команда зчитується з пам'яті. На мал. 5.9 показано, як циркулюють в цей час дані між компонентами процесора. Лічильник команд містить адресу чергової команди. Ця адреса передається в MAR і виставляється на лінії адреси магістралі. Пристрій керування супроводжує адресу сигналом читання на лініях керування. Витягнута з пам'яті інформація виставляється на лінії даних і копіюється в MBR, а з нього в IR. Тим часом код у PC збільшується на довжину витягнутої команди, і, таким чином, лічильник команд підготовлюється до нового циклу.

Після завершення фази витягу пристрій керування аналізує вміст IR і визначає, чи не міститься в специфікації операндів вказівки на непряму адресацію. Якщо задана непряма адресація, настає черга фази витягу непрямої адреси. Як показано на мал. 5.10, це досить проста фаза. Молодші N розрядів MBR, у яких міститься посилання на адресу, передаються в MAR. Потім пристрій керування виставляє на лінії керування сигнал читання і шукана адреса операнда фіксується в MBR.

Операції, які виконуються у фазі витягу команди і непрямої адреси, прості і легко прогнозуються. Цього не можна сказати про операції фази виконання команди, оскільки вони залежать як від вмісту коду команди в регістрі IR, так і від результатів виконання попередньої команди (а іноді і декількох попередніх команд). У цій фазі може виконуватися передача даних між регістрами або читання запису у пам'ять або модуль вводу-виводу, і/або виконання арифметичних чи логічних операцій за участю АЛП.

Остання фаза циклу — фаза переривання — також досить проста і передбачувана (мал. 5.11). Якщо мається запит переривання й обробка переривань дозволена, зберігається поточний вміст лічильника команд, що дозволяє надалі відновити виконання перерваної програми з тієї ж крапки. Для цього вміст PC передається в регістр MBR, щоб його можна було записати в пам'ять. Адреса осередку, яка виділена з цією метою в пам'яті, "знає" пристрій керування і передає його в регістр MAR. Найчастіше для збереження вмісту лічильника команд використовується системний стек і, таким чином, ця адреса міститься в регістрі покажчика стека. У PC замість поточної адреси перерваної програми завантажується початкова адреса підпрограми обробки переривання. У результаті наступний цикл почнеться з витягу першої команди підпрограми обробки переривання.

 

 

 

Контрольні питання:

1. Мікропрограмна організація пристрою керування.

2. Горизонтальна мікрокоманда.

3. Вертикальна мікрокоманда.

4. Організація керуючої пам’яті.

5. Структура мікропрограмного пристрою керування.

6. Деталізована схема мікропрограмного пристрою керування.

7. Пристрій керування Уілкса.

8. Гіпотетичний комп’ютер Уілкса.