Билет 67
Сумматор служит центральным узлом арифметико - логического устройства компьютера – АЛУ.Многоразрядный двоичный сумматор предназначен для сложения многоразрядных двоичных чисел и представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение (принятое в схемах) одноразрядного сумматора приведено на рис. 5.8.
Рис. 5.8 При сложении двух чисел a и b в одном i -ом разряде приходится иметь дело с тремя цифрами: 1. цифра ai первого слагаемого; 2. цифра b i второго слагаемого; 3. перенос цифры pi–1 из младшего разряда в старший разряд. В результате сложения получаются две цифры c и q: 1. цифра ci для суммы данного i -го разряда; 2. цифра q i - перенос цифры p i из данного i -го разряда в старший i +1 разряд. Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности:
Если требуется складывать двоичные числа длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причём для двух соседних сумматоров выход переноса одного сумматора является входом для другого.
|
