Типи DRAM

1. ЗП з довільним доступом до інформації;

2. ЗП з прямим доступом до інформації;

3. ЗП з послідовним доступом до інформації.

Довільний доступ до інформації передбачає можливість прямого безпосереднього звернення до будь-якої комірки пам'яті не залежно від місця її розташування у ЗП. Треба також зазначити, що при цьому час, потрібний для такого звернення теж не залежить від місця розташування відповідної комірки у масиві пам'яті.

Прямий доступ до інформації передбачає можливість також прямого безпосереднього звернення до будь-якої масиву (кластера) пам'яті не залежно від місця її розташування у ЗП. Але ж час, потрібний для такого звернення залежить від місця розташування відповідного масива у пам'яті.

Послідовний доступ передбачає можливість звернення до комірок пам'яті тільки у порядку черги, тобто для запису чи читання будь-якої комірки треба перш за все "перегорнути" усі попередні комірки.Такий метод доцільно застосовувати лише для архівних пристроїв зберігання даних на магнітній стрічці, які отримали назву стримерів.

Рис. 1. Ієрархічний принцип побудови пам’яті ЕОМ.

Основними показниками ЗП є:

1. Обсяг пам'яті пристрою, який характеризує його здатність зберігати велику кількість програм і даних.

2. Розрядність пам'яті,яка визначає діапазон чисел, розміщених у комірках. Найбільш розповсюджена на даний момент розрядність -- 64 та 128. Цей показник тісно пов'язаний з розрядністю шини даних процесору, адже саме по цій шині інформація з пам'яті надходитиме до нього на обробку.

3. Швидкодія пам'яті, яка характеризує витрати часу на занесення даних до неї (запис) та на отримання їх назад (читання). Діапазон цього показника досить широкий: від кількох мілісекунд для накопичувачів на жорстких дисках і до наносекунд для сучасних ОЗП.

Основними параметрами ЗП є наступні часи:

1) t CY(A)WR – час циклу адреса в режимі запису;

2) t CY(A)RD – час циклу адреса в режимі зчитування;

3) t SU(A-CS) – час установлення сигналу вибірки CS відносно адреса А;

4) t SU(A-WR) – час установлення сигналу запису;

5) WR відносно адреса А;

6) t V(RD-A) – час зберігання адреса після зняття сигналу зчитування;

7) t W(CS) – тривалість сигналу вибірки CS;

8) t W(RD) – тривалість сигналу зчитування RD;

9) t W(WR) – тривалість сигналу запису WR;

10) t CS – час вибірки для зчитування;

11) t CS – час вибірки для зчитування;

рис 2. Часова діаграма статичного ОЗП в режимах: запису, зберігання і зчитування

12) t A-A – час вибірки адреса;

13) t A-RD – час вибірки сигналу зчитування.

Основними часовими параметрами, що визначають швидкодію ЗП є:

1) t A(RD) – час циклу зчитування;

2) t SU(A-CS) – час установлення сигналу вибірки CS;

3) t SU(A-RD) – час установлення сигналу зчитування;

4) t CS – час вибірки для зчитування.

2. Оперативні запам’ятовувальні пристрої статичного типу

Статична пам'ять (Static RAM -- SRAM) отримала свою назву через те, що кожен занесений до неї біт інформації може знаходитись там необмежений час без будь-якого поновлення. Єдиною умовою збереження інформації у статичних ЗП є постійна наявність електроживлення мікросхем пам'яті, тому вони, як і усі інші типи оперативної пам'яті, відносяться до енергозалежних пристроїв. При зникненні напруги живлення, уся інформація, що знаходилась у комірці такого типу пам'яті буде стерта.

Основою побудови статичних ЗП є простіші RS- тригери. Наявність бістабільного елементу дозволяє приймати та видавати дані на відповідні шини комп'ютеру у будь-який момент часу майже без затримки, тобто швидкодія таких ЗП є достатньо високою. Додаткова перевага статичних ОЗП полягає в тому, що при читанні інформація не руйнується, тобто не потрібно втрачати час на її відновлення на відміну від динамічних ОЗП.

Найбільш суттєвим недоліком таких ЗП є їх відносна складність у виготовленні, особливо коли мова йде про ЗП з великою інформаційною ємністю. Неважко підрахувати, що для виготовлення найпростішого тригеру потрібні принаймні два транзистори, декілька резисторів навантаження і хоча б два конденсатори (запам’ятовуючий елемент сучасної статичної пам’яті має принаймні шість транзисторів). Тому статичні ЗП у якості основного ОЗП не використовують. Але висока швидкодія цих ЗП дозволила використовувати їх у якості буферних пристроїв пам'яті.Головне завдання їх полягає у узгодженні між собою пристроїв ЕОМ, які мають суттєву різницю у швидкодії. До речі, пристрій пам'яті, які виконує таку функцію отримав назву кеш-пам'яті.

2.1. Типи статичної пам'яті

Існує як мінімум три типи статичної пам'яті: асинхронна, синхронна і конвеєрна. Всі вони практично нічим не відрізняються від відповідних ним типів динамічної пам'яті, тому, в уникнення нікому не потрібного повторення нижче приведений лише короткий їх опис.

2.1.1. Асинхронна статична пам'ять

Асинхронна статична пам'ять працює незалежно від контролера і тому, контролер не може бути упевнений, що закінчення циклу обміну співпаде з початком чергового тактового імпульсу. В результаті, цикл обміну подовжується принаймні на один такт, знижуючи тим самим ефективну продуктивність. "Завдяки" останній обставині, в даний час асинхронна пам'ять практично ніде не застосовується (останніми комп'ютерами, на яких вона ще використовувалися як кеш другого рівня, сталі "троячки" - машини, побудовані на базі процесора Intel 80386).

2.1.2. Синхронна статична пам'ять

Синхронна статична пам'ять виконує всі операції одночасно з тактовими сигналами, внаслідок чого час доступу до осередку укладається в один-єдиний такт. Саме на синхронній статичній пам'яті реалізується кеш першого рівня сучасних процесорів.

2.1.3. Конвеєрна статична пам'ять

Конвеєрна статична пам'ять є синхронною статичною пам'яттю, оснащеною спеціальними "клямками", що утримують лінії даних, що дозволяє читати (записувати) вміст одного осередку паралельно з передачею адреси інший.

Так само, конвеєрна пам'ять може обробляти декілька суміжних осередків за один робочий цикл. Досить передати лише адресу першого осередку пакету, а адреси інших мікросхем обчислить самостійно.

За рахунок більшої апаратної складності конвеєрної пам'яті, час доступу до першого осередку пакету збільшується на один такт, проте, це практично не знижує продуктивності, оскільки все подальші осередки пакету обробляються без затримок.

Конвейєрна статична пам'ять використовується зокрема в кеші другого рівня мікропроцесорів PENTIUM-II.

Структура динамічних ОЗП має свою специфіку і будується на транзисторно-конденсаторних елементах пам’яті (одно і багато транзисторних). Типова структура для статичного ОЗП подана на рис. 3.

Рис.3. Структура схем пам’яті статичної ОЗП

Область застосування статичних ОЗП в системах обробки інформації визначається їх високою швидкодією. Зокрема, вони широко використовуються в кеш-пам’яті, яка при любій ємності завжди має високу швидкодію. Статичну ОЗП (SRAM), як правило, мають структуру 2DM, а частина їх для кеш-пам’яті будується на структурі 2D. Запам’ятовуючим елементом статичних ОЗП є тригер, який має спеціальну установку та скид. Тому статичні ОЗП називають ще тригерними. ЗЕ на n-МОН транзисторах представляє собою RS-тригер на транзисторах Т1 і Т2 (рис.4) з ключами вибірки Т3 і Т4. При звертанні до даного ЗЕ появляється високий потенціал на шині вибірки. Цей потенціал відкриває ключі вибірки Т3 і Т4 по всьому рядку, а виходи тригерів рядка з’єднуються із стовбичними (розрядними) шинами запису-зчитування. Одна із цих шин зв’язана з прямим виходом тригера Dj. А друга з інверсним виходом Dj. Через розрядні шини зчитується стан тригера з використанням диференціального підсилювача зчитування. Через них можна записати дані в тригер, подаючи потенціал лог.0 на ту чи другу шину.

рис 4. а) схема тригерного ЗЕ на n-МОН транзисторах; б) варіанти навантаження;

Запам’ятовуючі елементи статичних ОЗП, які виконані по К-МОН технології значно зменшують споживану потужність (як мінімум на порядок) і збільшують швидкодію за рахунок зменшення ємнісних струмів і відпадає необхідність в резисторах Rk та в високочутливих підсилювачів зчитування. Схема такого ЗЕ подана на рис. 5.

Рис. 5. а) схема статичних ОЗП на К-МОН транзисторах; б) схема буферного каскаду на три стани;

3. Оперативні запам’ятовувальні пристрої динамічного типу

DRAM (dynamic random access memory) - тип енергозалежної напівпровідникової пам’яті з довільним доступом (RAM), також запам’ятовуючий пристрій, найбільш широко використовується в якості ОЗП сучасних комп’ютерів.

Фізично пам’ять DRAM складається з комірок, створених у напівпровідниковому матеріалі, в кожній з яких можна зберігати певний об’єм даних, рядок від 1 до 4 біт. Сукупність осередків такої пам’яті утворюють умовний «прямокутник», що складається з певної кількості рядків і стовпців. Один такий «прямокутник» називається сторінкою, а сукупність сторінок називається банком. Весь набір осередків умовно ділиться на кілька областей.

Як запам’ятовуючий пристрій, DRAM-пам’ять являє собою модуль різних конструктивів, що складається з електричної плати, на якій розташовані мікросхеми пам’яті і роз’єм, необхідний для підключення модуля до материнської плати.

Фізично DRAM-пам’ять представляє собою набір запам’ятовуючих осередків, які складаються з конденсаторів і транзисторів, розташованих усередині напівпровідникових мікросхем пам’яті.

За відсутності подачі електроенергії до пам’яті цього типу відбувається розряд конденсаторів, і пам’ять спустошується (обнуляється). Для підтримки необхідного напруги на обкладинках конденсаторів осередків і збереження їх вмісту, їх необхідно періодично заряджати, докладаючи до них напруги через комутуючі транзисторні ключі. Таке динамічне підтримку заряду конденсатора є основоположним принципом роботи пам’яті типу DRAM. Конденсатори заряджають у випадку, коли в «клітинку» записується одиничний біт, і розряджають у разі, коли в «клітинку» необхідно записати нульовий біт.

Важливим елементом пам’яті цього типу є чутливий підсилювач-компаратор (англ. sense amp), підключений до кожного з стовпців «прямокутника». Він, реагуючи на слабкий потік електронів, і подався через відкриті транзистори з обкладок конденсаторів, зчитує всю весь рядок. Саме рядок є мінімальною порцією обміну з динамічною пам’яттю, тому обмін даними з окремо взятої осередком неможливий.

3.1. Регенерація

На відміну від швидкої, але дорогою статичної пам’яті типу SRAM (англ. static random access memory), яка є конструктивно більш складним і більш дорогим типом пам’яті і використовується в основному в кеш-пам’яті, повільна, але дешева пам’ять DRAM виготовляється на основі конденсаторів невеликий ємності, які швидко втрачають заряд, тому інформацію доводиться оновлювати через певні проміжки часу, щоб уникнути втрат даних. Цей процес називається регенерацією пам’яті. Він реалізується спеціальним контроллером, встановленим на материнській платі або ж на кристалі центрального процесора. Протягом часу, званого кроком регенерації, в DRAM перезаписується цілий рядок клітинок, і через 8-64 мс оновлюються всі рядки пам’яті.

Процес регенерації пам’яті в класичному варіанті суттєво гальмує роботу системи, оскільки в цей час обмін даними з пам’яттю неможливий. Регенерація, заснована на звичайному переборі рядків, в сучасних типах DRAM не застосовується. Існує кілька більш економічних варіантів цього процесу – розширений, пакетний, розподілений; найбільш економічної є прихована (тіньова) регенерація.

3.2. Характеристики пам’яті DRAM

Основними характеристиками DRAM є робоча частота і таймінги. При зверненні до осередку пам’яті контролер пам’яті задає номер банку, номер сторінки в ньому, номер рядка та номер стовпчика і на всі ці запити витрачається час, крім цього досить великий період йде на відкриття та закриття банку після самої операції. На кожну дію потрібен час, зване таймінгом.

Основними таймінгами DRAM є: затримка між подачею номера рядка і номера стовпця, звана часом повного доступу (англ. RAS to CAS delay), затримка між подачею номера стовпця і отриманням вмісту клітинки, звана часом робочого циклу (англ. CAS delay), затримка між читанням останньої клітинки і подачею номера нового рядка (англ. RAS precharge). Таймінги вимірюються в наносекундах або тактах, і чим менше величина цих таймінгів, тим швидше працює оперативна пам’ять.32