Асинхронна DRAM
Вона є основною формою, з якої походять всі інші. Асинхронний чіп DRAM має потужні зв'язки, деяку кількість вхідних адресацій (зазвичай 12), і кілька (як правило, 1 або 4) двонаправлених ліній даних. Існують чотири активні параметри контрольних сигналів: · /RAS, Рядок Адресного Простору (англ. Row Address Strobe). Адресація розпочинається і слідує до кінця простору /RAS, потім вибирається вільний рядок для запису. Рядок залишається відкритим до тих пір, поки /RAS знаходиться на низькому рівні. · /CAS, Стовпчик Адресного Простору (англ. Column Address Strobe). Адресація розпочинається на кінці простору /CAS і вибирається стовпчик із всіх відкритих, який у цей час придатний для читання і запису. · /WE, Доступ Запису (англ. Write Enable). Цей сигнал визначається враховуючи кінцевого статусу /CAS, читання (якщо високий) або запису (якщо низький). При низькому рівні дані входять та прямують до прикінцевого краю /CAS. · /OE, Доступ Зчитування (англ. Output Enable). Додатковий сигнал, який контролює вихід до даних. Дата-піни спрямовуються до DRAM чипів якщо /RAS і /CAS є низькими, і /WE високим, та /OE низьким. У багатьох програмах, /OE може бути постійно низьким (зчитування завжди доступне), але це може бути корисним при підключенні декількох чипів пам'яті паралельно. Цей інтерфейс забезпечує прямий контроль внутрішніх таймінгів. Коли /RAS низький, то /CAS цикл не повиннен робити спроб заповнення простору до тих пір, поки чутливі підсилювачі виявлятимуть стану пам'яті та /RAS не повинен ставати високим поки комірка зберігання не буде регенерована. /RAS має бути високим наскільки довго, скільки потрібно для повної перезарядки. 3.3.2. SDRAM – синхронна DRAM В зв'язку з випуском нових процесорів і поступовим збільшенням частоти системної шини, стабільність роботи пам'яті типу EDO DRAM стала помітно падати. Їй на зміну прийшла синхрона пам'ять (англ. synchronous DRAM, SDRAM). Новими особливостями даного типу пам'яті є використання тактового генератора для синхронізації всіхсигналів та використання конвеєрної обрабки інформації. Також пам'ять могла працювати при значно вищих частотах системної шини (100 МГц і вище). Недоліками даного типу пам'яті була їхня висока ціна, а також несумісність із багатьма чипсетами і материнськими платами в силу своїх нових конструктивних особливостей.
|
