Студопедия Главная Случайная страница Обратная связь

Разделы: Автомобили Астрономия Биология География Дом и сад Другие языки Другое Информатика История Культура Литература Логика Математика Медицина Металлургия Механика Образование Охрана труда Педагогика Политика Право Психология Религия Риторика Социология Спорт Строительство Технология Туризм Физика Философия Финансы Химия Черчение Экология Экономика Электроника

Синтез схемы дешифратора




6.2.1. Составление таблицы истинности дешифратора.

Условное графическое обозначение дешифратора 2х4 показано на рис. 1 б).

Дешифратор (декодер) служит для преобразования n-разрядного входного двоичного кода в единичный выходной сигнал на одном из 2n выходов. При каждой входной комбинации сигналов на одном из выходов появляется 1. Таким образом, по единичному сигналу на одном из выходов можно судить о входной кодовой комбинации. Таблица истинности для дешифратора с двумя входами изображена в таблице 2.

6.2.2. Определение функций алгебры логики по таблице истинности.

Так как дешифратор 4х2 имеет 4 выхода, то для каждого выхода записываем логическое выражение, которое можно получить на основе совершенной дизъюнктивной нормальной формы (СДНФ). При этом каждое выходное выражение состоит из произведения всех входных переменных, взятых для случая, когда выходное выражение равно единице (все входные переменные, имеющие значение 0 берутся с инверсией), т.е. получим (2):

 

  (2)

 

Таблица 2. Таблица истинности дешифратора 2х4

входы Выходы
Х1 Х0 у3 у2 у1 у0

 

6.2.3. Разработка виртуальной модели и синтез структурно – логической схемы.

Синтез структурно – логической схемы дешифратора на компьютере выполняем с учетом рекомендаций, приведенных в п. 6.1.3. Полученная в результате моделирования структурно – логическая схема дешифратора 2х4 приведена на рис. 6

6.2.4. Моделирование работы дешифратора на компьютере.

- Запустите программу EWB; смоделируйте структурно – логическую схему дешифратора (рис. 6) на рабочем поле компьютера;

- Замыкая и размыкая переключатели А и В на входах дешифратора, имитируйте подачу напряжения высокого уровня (лог.1) или низкого (лог.0), рассмотрев все возможные комбинации входных сигналов х1 и х2.

- По результатам компьютерного исследование алгоритмов работы дешифратора проверьте таблицу истинности, приведенную в табл. 2.

Рис. 6. Структурно – логическая схема дешифратора 2х4

Контрольные вопросы

1. Каково назначение шифратора, дешифратора?

2. Приведите условное графическое обозначение шифратора и дешифратора.

3. Дайте определения шифратору и дешифратору.

4. Какие выводы имеет интегральная схема шифратора и дешифратора?

5. Как работает шифратор?

6. Поясните принцип работы дешифратора.

7. Изобразите таблицы истинности шифратора и дешифратора.

Литература

1. Ю.Ф.Опадчий, О.П. Глудкин, А.И. Гуров. Аналоговая и цифровая электроника – учебник для студентов вузов. «Горячая линия – Телеком», 2004.

2. В.И. Лачин, Н. С. Савелов. Электроника. Ростов – на – Дону. Феникс. 2000

3. Д. И. Панфилов, И.Н. Чепурин, В.Н. Миронов и др. Электротехника и электроника в экспериментах и упражнениях. Том 2, «Додека» 2001

4. Ю.В. Новиков Введение в цифровую схемотехнику. М. Бином, Лаборатория знаний 2007

5. Г. А. Кардашев. Виртуальная электроника. Компьютерное моделирование устройств. 2007







Дата добавления: 2015-10-12; просмотров: 1654. Нарушение авторских прав


Рекомендуемые страницы:


Studopedia.info - Студопедия - 2014-2020 год . (0.002 сек.) русская версия | украинская версия