Порядок виконання роботи. Оперативні запам'ятовувальні пристрої (ОЗП) є невід'ємною частиною мікропроцесорних систем різного призначення

Оперативні запам'ятовувальні пристрої (ОЗП) є невід'ємною частиною мікропроцесорних систем різного призначення. ОЗП діляться на два класи: статичні і динамічні. У статичних ОЗП запам'ятовування інформації проводиться на тригерах, а в динамічних - на конденсаторах ємністю близько 0,5 пФ. Тривалість зберігання інформації в статичних ОЗП не обмежена, тоді як в динамічних вона обмежена часом саморозряду конденсатора, що вимагає спеціальних засобів регенерації і додаткових витрат часу на цей процес.

Конструктивно будь яке ОЗУ складається з двох блоків - матриці запам'ятовуючих елементів і дешифратора адреси. За технологічних міркувань матриця найчастіше має двухкоординатну дешифрацию адреси - по рядках і стовпцях. На мал. 7.6 показана матриця 16-бітного статичного ОЗП. Матриця складається з 16 елементів пам'яті mem_i, схема якої наведена на рис. 7.7. Кожна комірка пам'яті адресується по входам X, Y шляхом вибору дешифраторами адресних ліній по рядках АГВ... АХЗ і по стовпцях АУО... АУЗ (див. мал. 7.6) і подачі за обраними лініях сигналу логічної одиниці. При цьому в обраній комірці пам'яті спрацьовує двовходовий елемент І (U1), готуючи ланцюга читання-запису інформації на вхідних DIO... DI3 або вихідних DOO... D03 розрядних шинах. Дозволяючим сигналом для видачі адреси є CS (chip select - вибір кристала), який подається на вхід дозволу лічильника адреси (Addr_cnt) або такої ж вхід дешифраторів, підключених до виходів лічильника.

При запису в комірку пам'яті (див. рис. 7.7) на відповідній розрядної шині встановлюється 1 або 0, на вході WR / RD встановлюється сигнал 1 і після стробирования лічильника або дешифраторів адреси сигналом CS спрацьовують елементи 2І U1, U2. Позитивний перепад сигналу з елемента U2 надходить на тактовий вхід D-тригера U4, в результаті чого в ньому записується 1 або 0 залежно від рівня сигналу на його D-вході.

Мал.7.6. Матриця 16-біт ОЗП

Мал.7.7. Схема комірки пам'яті mem_i/

Мал.7.8. Панель генератора слова з установками для схеми 7.7.

При читанні з комірки пам'яті на вході WR / RD 'встановлюється 0, при цьому спрацьовують елементи U1, U3, U5 і на вхід ДОЗВІЛ ВИХОДУ буферного елемента U6 надходить дозволяючий сигнал, в результаті чого сигнал з Q-виходу D-тригера передається на розрядну шину DOO... D03. Для перевірки функціонування комірки пам'яті використовується генератор слова (рис. 7.8).