Студопедия Главная Случайная страница Обратная связь

Разделы: Автомобили Астрономия Биология География Дом и сад Другие языки Другое Информатика История Культура Литература Логика Математика Медицина Металлургия Механика Образование Охрана труда Педагогика Политика Право Психология Религия Риторика Социология Спорт Строительство Технология Туризм Физика Философия Финансы Химия Черчение Экология Экономика Электроника

Принципиальные схемы узлов СЭП.




 

 

В представленном проекте решаются две задачи. Во – первых, разработать алгоритмы управления двухкоординатным формообразованием и разработать схему сопряжения микроЭВМ с автономным электроприводом. Во – вторых, разработать принципиальные схемы узлов автономного следящего электропривода. При реализации второй поставленной задачи было решено оставить схемотехнические решения, применённые в системе числового программного управления Н33-2М воспользовавшись современной элементной базой.

На рис. 6.1 показан генератор тактовых импульсов вырабатывающий две последовательности импульсов сдвинутых по фазе на 180 эл. градусов частотой 100 кГц.

 

 

 

рис. 6.1. Принципиальная схема генератора тактовых импульсов.

 

 

С генератора тактовых импульсов последовательность ТИ 2 поступает на счётчик – делитель Д 2 изображённый на рис. 6.2, выделяющий каждый 5-й, 50-й, 100-й, 150-й, 195-й и 200-й импульсы. 50-й, 100-й, 150-й и 200-й импульсы используются для формирования питающих напряжений синусно – косинусного вращающегося трансформатора, использованного в качестве датчика положения. 5-й, 195-й и 200-й импульсы используются в схеме ограничения рассогласования.

На рис. 6.3 показана схема Блока синхронизации сложения (вычитания). В данном блоке производится синхронизация импульсов управляющей программы с последовательностями импульсов ТИ 1 и ТИ 2.

 

 

 

рис. 6.2. Принципиальная схема делителя Д 1.

 

рис. 6.3. Принципиальная схема блока синхронизации и сложения (вычитания).

 

 

На рис. 6.4 изображена принципиальная схема канала компенсации скоростной ошибки, управляющие импульсы с которого подаются на блок согласования с электроприводами.

 

 

 

рис. 6.4. Принципиальная схема канала компенсации скоростной ошибки.

 

 

 

 

рис. 6.5 Принципиальная схема делителя Д 2.

 

 

На рис. 6.5 показана схема счётчика – делителя на 200. Последовательность импульсов, сформированная данным узлом сравнивается в фазовом дискриминаторе с последовательностью импульсов, сформированной формирователем импульсов обратной связи. Схема фазового дискриминатора представлена на рис. 6.6.

 

 

рис. 6.6. Принципиальная схема фазового дискриминатора и узла ограничения рассогласования.

 

 

На рис. 6.7 представлена схема источника питания. Напряжения – 15В и + 15 В используются для питания оптронных пар и для питания датчика положения. Напряжение + 5 В подаётся на все остальные блоки где необходимо питание цифровых микросхем.

Спецификации на используемые в системе управления элементы представлены в приложении 2.

 

 

рис. 6.7 Принципиальная схема источника питания.







Дата добавления: 2015-08-12; просмотров: 635. Нарушение авторских прав


Рекомендуемые страницы:


Studopedia.info - Студопедия - 2014-2019 год . (0.002 сек.) русская версия | украинская версия