Архитектура микропроцессоров

1. МП 4004 содержит:

1) 2000 транзисторов; 2) 2200 транзисторов; 3) 2400 транзисторов; 4) 2600 транзисторов.

2. МП 8080 содержит:

1) 4000 транзисторов; 2) 4400 транзисторов; 3) 4800 транзисторов; 4) 5200 транзисторов.

3. 1п1е1 80486 содержит:

1) около 1, 2 млн транзисторов; 2) около 800 транзисторов; 3) около 1, 7 млн транзисторов; 4) около 2 млн транзисторов.

4. МП 8086 является:

1) 8-разрядным; 2) 16-разрядным; 3) 24-разрядным; 4) 32-разрядным.

5. МП 80386 является:

1) 8-разрядным; 2) 16-разрядным; 3) 24-разрядным; 4) 32-разрядным.

6. Процессор Ро\л/ег РС разработан в: 1) 1993; 2) 1995; 3) 1989; 4) 1990.

7. Транспьютер содержит процессорное ОЗУ: 1) от 2 до 4 Кбайт; 2) от 2 до 8 Кбайт; 3) от 2 до 16 Кбайт; 4) от 2 до 32 Кбайт.

8. Процессор Репйит имеет:

1) 16-разрядную магистраль; 2) 32-разрядную магистраль; 3) 64-разрядную магистраль; 4) 128-разрядную магистраль.

9. В отличие от семейства процессоров РС-486 в процессоре Репйит одно испол­нительное устройство заменено:

1) на 2 устройства; 2) на 3 устройства; 3) на 4 устройства; 4) не заменено.

10. Внутренний КЭШ процессора Репйит разделен на:

1) КЭШ команд и КЭШ разрядов; 2) КЭШ разрядов и КЭШ данных; 3) КЭШ команд и КЭШ адресов; 4) КЭШ команд и КЭШ данных.

11. Первое поколение процессоров Репйит имели тактовые частоты:

1) 60 и 66 МГц; 2) 66 и 70 МГц; 3) 60 и 70 МГц; 4) 100 и 166 МГц.

12. Частота шины у Репйит была равна:

1) частоте ядра; 2) удвоенной частоте ядра;

3) утроенной частоте ядра; 4) регулировалась пользователем.

13. Процессоры Се1егоп имеют интегральный КЭШ второго уровня размером: 1) 16 Кбайт; 2) 32 Кбайта; 3) 64 Кбайта; 4) 128 Кбайт.

14. КЭШ процессора Се1егоп встроен:

1) в ядро процессора; 2) в материнскую плату; 3) является съемным; 4) является заменимым.

15. Процессор Репйит поддерживает:

1) 2-процессорную систему; 2) 3-процессорную систему; 3) 4-процессорную систему; 4) многопроцессорную систему.

16. Репйит-И изготовлен:

1) по 0, 25-микронной технологии; 2) по 0, 33-микронной технологии; 3) по 0, 46-микронной технологии; 4) по 0, 128-микронной технологии.

17. Для программиста доступна:

1) вся рабочая память процессора;

2) внутренняя память процессора недоступна;

3) внутренняя память доступна через регистры;

4) внутренняя память доступна через информационную магистраль.

18. Какова роль счетчика адреса команд:

1) сохраняет адрес очередной команды программы;

2) счетчик операций процессора;

3) счетчик внутренних операций внутри системы;

4) указатель на адрес контрольной суммы команд.

19. В регистре состояния процессора хранится (хранятся):

1) сведения о текущих режимах работы процессора;

2) информация о результатах выполняемых программ;

3) режим работы процессора и результат;

4) флаги, описывающие состояние внутренней памяти.

20. Аккумулятор используется:

1) для указания на стек;

2) для битового сложения;

3) как место для проведения операций и сохранения их результатов;

4) как регистр приемника.

21. Говоря о 16-разрядной ЭВМ, имеют в виду:

1) разрядность шины данных 16 бит; 2) разрядность шины адреса 16 бит; 3) размер слова 16 бит; 4) размер внутренних регистров памяти 16 бит.

22. В защищенном режиме работы процессора начальные адреса сегментов вы­числяются:

1) умножением на 16 содержимого сегментных регистров;

2) умножением на 32 содержимого сегментных регистров;

3) извлекаются из таблиц сегментных дескрипторов;

4) извлекаются из таблиц сегментных дескрипторов, индексируемых теми же сегментными регистрами.

23. Каждый сегментный дескриптор занимает:

1) 2 байта; 2) 3 байта; 3) 6 байт; 4) 12 байт.

24. В сегментном регистре под индекс таблицы сегментных дескрипторов от­водится:

1) 4 двоичных разряда; 2) 8 двоичных разрядов; 3) 14 двоичных разрядов; 4) 24 двоичных разряда.

25. Полный логический адрес адресуемой ячейки состоит:

1) из 14-разрядного индекса сегмента и 16-разрядного относительного адреса;

2) из 16-разрядного индекса сегмента и 14-разрядного относительного адреса;

3) из 24-разрядного индекса сегмента и 14-разрядного относительного адреса;

4) из 14-разрядного индекса сегмента и 24-разрядного относительного адреса.

26. Минимальной адресной единицей является: 1) бит; 2) байт; 3) слово; 4) двойное слово.

27. В методе косвенной адресации адрес памяти содержится: 1) в одном из регистров; 2) в команде;

3) в стеке; 4) в ссылке на команду.

28. Если адрес находится в самой команде, то мы имеем дело: 1) с косвенной адресацией; 2) с основной адресацией;

3) с прямой адресацией; 4) с двойной косвенной адресацией.

29. При индексном доступе памяти адрес равен:

1) базовому адресу;

2) базовый адрес * смещение;

3) базовый адрес + смещение;

4) базовый адрес * К, где К — размер страницы.

30. Базовый адрес является:

1) начальной точкой массива данных; 2) конечной точкой массива данных; 3) промежуточной точкой массива данных; 4) массивом данных.

31. Наиболее широко используется:

1) косвенная адресация; 2) прямая адресация; 3) сегментный способ; 4) двойная косвенная адресация.

32. Стек — это:

1) неявный способ адресации, при котором информация записывается и считывается только последовательным образом;

2) способ адресации, при котором информация записывается и считывается по принципу очереди;

3) неявный способ адресации, в котором информация записывается по прин­ципу иерархий;

4) способ адресации, при котором информация записывается по старшин­ству;

33. 8-битовые целые числа без знака лежат в диапазоне:

1) от 0 до 65 535; 2) от 0 до 255; 3) от -128 до +127; 4) от -32768 до + 32767.

34. 8-битовые целые числа со знаком лежат в диапазоне:

1) от 0 до 65535; 2) от 0 до 255; 3) от -128 до +127; 4) от -32768 до + 32767.

35. 16-битовые целые числа со знаком лежат в диапазоне:

1) от 0 до 65535; 2) от 0 до 255; 3) от -128 до +127; 4) от -32768 до + 32767.

36. 16-битовые целые числа без знака лежат в диапазоне:

1) от 0 до 65535; 2) от 0 до 255; 3) от -128 до +127; 4) от -32768 до + 32767.

37. 8-битовые целые числа без знака занимают:

1) 1 байт и воспринимаются как положительное число;

2) 2 байта и воспринимаются как положительное число;

3) 2 байта и воспринимаются как отрицательное число;

4) 4 байта и воспринимаются как положительное число.

38. Прерывания — это:

1) события, возбуждаемые программами;

2) события, вызванные аппаратным сбоем;

3) события, которые делают дальнейшую работу невозможной или требуют специальной реакции;

4) события, вызванные логическими операциями.

39. Запрет прерывания называется: 1) откатом; 2) маскировкой;

3) указанием процессора; 4) «81орег».

40. Для запоминания состояния прерванной программы используется: 1) очередь; 2) стек; 3) ОЗУ; 4) ПЗУ.

41. Способ решения задачи приема и передачи данных решается следующим об­разом:

1) устройства ввода-вывода имеют собственное адресное пространство или включаются в общее адресное пространство;

2) для устройств ввода-вывода процессором выделяется свободное адресное пространство памяти;

3) для устройства ввода-вывода зарезервировано специальное адресное про­странство;

4) устройства ввода-вывода используют совместную выделяемую процессо­ром память постранично, с использованием двухступенчатой системы контроля со стороны процессора.

42. Размер страницы памяти равен:

1) 16 Кбайт; 2) 28 Кбайт; 3) 64 Кбайта; 4) 256 Кбайт.

43. Обмен с подключенными к ЭВМ печатающими устройствами производится через:

1) порт принтера; 2) порт состояния и порт данных; 3) ЬРТ-порт; 4) СОМ-порт.

44. Буфер служит:

1) для записи информации о происшедшем прерывании;

2) для хранения информации о состоянии клавиатуры;

3) буферизации потока ввода-вывода данных;

4) для создания копии аккумулятора в процессе обработки команды процесса.

45. Команда шс а:

1) увеличивает аккумулятор на 1;

2) увеличивает содержимое аккумулятора на 1;

3) очищает аккумулятор;

4) вызывает прерывание.

46. Команда моу:

1) сравнивает аккумулятор с регистром 8Р;

2) очищает аккумулятор;

3) увеличивает аккумулятор на 1;

4) загружает один регистр значением другого.

47. Команда смр а, в:

1) загружает в аккумулятор содержимое В;

2) сравнивает содержимое аккумулятора с содержимым регистра;

3) если А = 0, то вызывает процедуру по адресу В;

4) выполняет побитовую операцию хок над содержимым регистров А, В, С последующим сдвигом во флаг состояний.

48. В процессоре 1п1е1 команда хок ах:

1) зануляет содержимое аккумулятора; 2) вызывает процедуру АХ; 3) помещает АХ в стек; 4) перезагружает компьютер.

49. В процессоре 1п1е1 команда моу бз, ах:

1) записывает в бз содержимое ах;

2) записывает в ах содержимое бз;

3) сравнивает бз и ах;

4) отнимает от бз ах и результат помещает в аккумулятор.

Учебный микрокомпьютер «Е97»

1. «Е97» является:

1) 8-разрядным; 2) 16-разрядным; 3) 24-разрядным; 4) 32-разрядным.

2. Видеопамять в «Е97» размещается: 1) в ОЗУ; 2) в видеокарте;

3) в контроллере дисплея; 4) в контроллере видеокарт.

3. Слово в «Е97» состоит:

1) из 1 байта; 2) из 2 байтов; 3) из 3 байтов; 4) из 4 байтов.

4. В «Е97» каждому внешнему устройству соответствуют: 1) 2 порта ввода-вывода; 2) 1 порт ввода;

3) 2 порта ввода и 1 порт вывода; 4) 2 пары портов ввода и вывода.

5. «Е97» состоит:

1) из четырех регистров общего назначения РС, 8Р, Р8;

2) из шести регистров общего назначения РС, Р8;

3) из четырех регистров общего назначения 8Р, РС;

4) из шести регистров общего назначения РС, Р8, 8Р.

6. В регистре состояния процессора «Е97» используется: 1) весь регистр; 2) 4 младших бита;

3) 3 младших бита; 4) 2 младших бита.

7. В наиболее полной форме команда «Е97» состоит:

1) из двух частей по 4 бита каждая;

2) из четырех частей по 4 бита каждая;

3) из четырех частей по 2 бита каждая;

4) из четырех частей по 8 бит каждая.

8. В «Е97» команды переходов бывают:

1) относительные и смешанные;

2) абсолютные и смешанные;

3) абсолютные и относительные;

4) абсолютные, относительные и смешанные.

9. Модификатор команд в «Е97» показывает:

1) дополнительные условия перехода;

2) адрес подпрограммы;

3) по какому условию осуществляется переход;

4) куда осуществляется переход.

10. В «Е97» условный переход осуществляется:

1) если условие справедливо;

2) если условие несправедливо;

3) если условие справедливо и разрешен переход;

4) если условие справедливо, разрешен переход и известен адрес подпрог раммы.

11. В «Е97» сдвиг влево эквивалентен:

1) делению на 2; 2) делению на 16; 3) умножению на 2; 4) умножению на 16.

12. В «Е97» существует:

1) 1 метод адресации по РС; 2) 2 метода адресации по РС; 3) 3 метода адресации по РС; 4) 4 метода адресации по РС.

13. В «Е97» для сохранения точки возврата из подпрограммы используется: 1) очередь; 2) стек;

3) РС; 4) 8Р.

14. В конце любой подпрограммы в «Е97» должна стоять команда: 1) 0А00; 2) 0В00;

3) 0С00; 4) 0Е00.

15. В «Е97» команда с кодом Е1 выполняет:

1) над операндом ОП1 логическую операцию И;

2) над операндом ОП1 логическую операцию ИЛИ;

3) над операндом ОП1 логическую операцию НЕ;

4) над операндом ОП1 логическую операцию ИСКЛЮЧАЮЩЕЕ ИЛИ.

16. В «Е97» команды с кодом Е2—Е9 обеспечивают:

1) работу со стеком;

2) работу с внутренней памятью регистра;

3) работу с очередью;

4) работу с 8Р.

17. В «Е97» команды Е4 и Е5 позволяют:

1) изменять значение Р8 на величину ОП2;

2) изменять значение 8Р на величину ОП1;

3) изменять значение 8Р на величину ОП2;

4) изменять значение Р8 на величину ОП1.

18. В «Е97» команды Е6 и Е7 задают:

1) новое значение в 8Р, читают его текущее значение в ОП1;

2) новое значение в 8Р, читают его текущее значение в ОП2;

3) новое значение в Р8, читают его текущее значение в ОП1;

4) новое значение в Р8, читают его текущее значение в ОП2.

19. В «Е97» команды Е8, Е9 сохраняют:

1) в очереди и восстанавливают для последующего анализа регистра состоя­ния процессора Р8;

2) в стеке и восстанавливают для последующего анализа регистра состояния процессора Р8;

3) в очереди и восстанавливают для последующего анализа регистра состоя­ния процессора 8Р;

4) в очереди и восстанавливают для последующего анализа регистра состоя­ния процессора 8Р.

20. В «Е97» под кодирование каждого операнда отводится: 1) 1 двоичный разряд; 2) 2 двоичных разряда;

3) 3 двоичных разряда; 4) 4 двоичных разряда,,

21. Модификатор в «Е97» состоит: 1) из 2 бит; 2) из 4 бит;

3) из 8 бит; 4) из 16 бит.

22. В «Е97» если операнд является содержимым указанного регистра, то это: 1) регистровый метод адресации; 2) резерв;

3) метод косвенной адресации; 4) адресация по РС.

23. В «Е97» если операндом является содержимое ячейки ОЗУ, то это: 1) регистровый метод адресации; 2) резерв;

3) метод косвенной адресации; 4) адресация по РС.

24. В «Е97» регистр состояния имеет:

1) 1 бит; 2) 2 бита; 3) 4 бита; 4) 8 бит.

25. В «Е97» реальная информация в порте ввода-вывода располагается: 1) в младшем байте; 2) в младшем байте со смещением;

3) в старшем байте; 4) в старшем байте со смещением.

26. В «Е97» порту состояния клавиатуры соответствует номер: 1) 0; 2) 1; 3) 2; 4) 3.

27. В «Е97» порту данных клавиатуры соответствует номер: 1) 0; 2) 1; 3) 2; 4) 3.

28. В «Е97» порту состояния дисплея соответствует адрес: 1) 0; 2) 1; 3) 2; 4) 3.

29. В «Е97» порту данных дисплея соответствует адрес: 1) 0; 2) 1; 3) 2; 4) 3.