Программируемый последовательный интерфейс. Назначение для САУ, его структура, структура кадра формата передачи данных по линии связи

 

Обмен информацией в параллельном коде через параллельные порты (интерфейсы) может быть успешно осуществлен только внутри микропроцессорной системы. Обмен информацией между микропроцессорными системами по этому принципу требует большого количества проводов, так как каждый разряд числового сигнала должен передаваться по отдельному проводу. Кроме того, этот процесс требует дополнительных проводов для передачи сигналов согласования приема и передачи числовых символов.

Проблема обмена информацией между двумя или несколькими микропроцессорными системами с минимальным количеством проводов успешно решается при применении последовательного кода (способа) передачи цифровых сигналов. По этому принципу в двухпроводной линии связи (ЛС) последовательно появляются цифровые двоичные символы с заданной разрядностью. Эти символы отображаются в сигнале в виде наличия или отсутствия импульсов заданной амплитуды и частоты. Для реализации такого способа передачи цифровой информации применяются устройства, которые называются последовательными интерфейсами (последовательными портами).

Последовательный программируемый интерфейс (порт) (ПосПИ) как структурный блок микропроцессорной системы работает независимо от самого микропроцессора по собственной программе, представленной в виде управляющего слова. Связи ПосПИ с управляющим микропроцессором через систему шин или с другим микропроцессором по линии связи показаны на рис.20.

Рис. 20 Структура связи ПосПИ с управляющим микропроцессором и с другим микропроцессором

 

Последовательный интерфейс связан с микропроцессором только через шину данных (ШД) и шину управления (ШУ). Причем в шину управления введены дополнительные связи для управления работой модема. Вход В/К используется, как и в предыдущих устройствах, для включения чипа (микросхемы) в работу через сигнал дешифратора внешних устройств.

С абонентной микропроцессорной системой данная система соединяется по системе линий связи ЛС, в которой выделяются две линии – линия передачи данных и линия синхронизации этой передачи. Данная схема ПосПИ представляет синхронную систему последовательной передачи данных, в которой обе микропроцессорные системы взаимно согласуются по частоте обмена цифровой информацией. Принцип работы такой системы рассмотрим на примере структуры, представленной на рис21

..

Рис.21. Внутренняя структура программируемого последовательногоинтерфейса.

 

Все структурные элементы последовательного интерфейса ПосПИ связаны внутренней шиной, к которой с одной стороны примыкают буфер шины данных, регистр управления и регистр управления модемом, а с другой к этой шине подсоединены регистры сдвига приемо-передатчика. Буфер шины данных предназначен для промежуточного хранения цифровых сигналов перед их передачей в шину данных всей системы или при приеме из нее сигнала на внутреннюю шину ПосПИ. По команде «запись» (Зп) этот интерфейс пересылает в буфер данных сигналы из системной шины данных или аналогично по команде «чтение» (Чт) посылает в эту шину сигналы из буфера шины данных. Регистр управления связан с системной шиной управления по следующим входам:

ТИ – тактовая частота системы;

Чт – команда «чтение»;

Зп – команда «запись»;

С/Б – команда «сброс»;

Д/У – команда, указывающая на тип передаваемых данных (данные или команда управления);

В/К – команда включения ЧИПа (микросхемы) в работу.

Регистр управления модемом последовательного интерфейса связан с системной шиной управления по следующим входам:

DSR – сигнал готовности передатчика к передаче данных;

DTR – сигнал запроса на прием информации;

RTS – сигнал готовности к приему информации;

CTS – сигнал разрешения передачи информации.

Передача информации в линию связи производится сигналом «TD», который появляется на выходе регистра сдвига передатчика. В свою очередь передатчик согласует свою работу с приемником противоположного последовательного порта через сигналы:

TxRDY – сигнал готовности передатчика принять символ данных от процессора в шину данных;

TxE – сигнал «буфер шины данных пустой»;

TxC – сигнал синхронизации передатчика с приемником.

Прием информации из линии связи в регистр сдвига приемника производится сигналом «RD». В свою очередь приемник согласует свою работу с передатчиком противоположного последовательного порта через сигналы:

RxRDY – сигнал готовности приемника передать символ данных процессору через шину данных;

RxC – сигнал синхронизации приемника с передатчиком.

 

Выше изложенная структура последовательного интерфейса относится к интерфейсам синхронного действия, в которых обе микропроцессорные системы согласованы по тактовому сигналу. Структура синхронной взаимосвязи двух микропроцессорных систем показана на рис.22

 

 

Рис.22 Структура синхронной взаимосвязи двух микропроцессорных систем

 

Принцип взаимной передачи информации по этой схеме состоит в следующем. Ведущий микропроцессор по уровню сигналов TxRDY и TxE опрашивает состояние передатчика и буфера шины данных, после чего выставляет на шине данных цифровой сигнал, одновременно с этим подает на шину управления команду «запись». По этой команде сигнал из шины данных запишется в буфер этой шины последовательного порта 1 (ведущего микропроцессора), после чего последовательный порт (интерфейс) этого микропроцессора работает уже независимо от него по собственной программе (управляющему слову). При заполнении из буфра данных регистра сдвига передатчика этого порта сигналом данных формируется команда DSR, которая передается на вход CTS последовательного порта 2 (ведомого микропроцессора). Если регистр сдвига последовательного порта 2 пуст, то он формирует обратную команду RTS, которая передается на вход DTR последовательного порта 1. В результате этого становится возможной передача данных по каналау TD или RD в линии связи и приемник последовательного порта 2 включается в работу.

Регистр сдвига этого микропроцессора по каналау TD последовательно заполняется битами данных цифрового сигнала (рис.21) с тактовой частотой. TxС ведомого микропроцессора. При полном заполнении этого регистра формируется сигнал RxRDY, по которому микропроцессор 2 приостанавливает выполнение всех операций, не связанных с приемом этого сигнала из линии RD и перходит на связь с его последовательным портом.

По этой же команде содержимое регистра сдвига приемника последовательного порта 2 пересылается в его буфер данных, из которого по команде «чтение» оно переносится через шину данных в микропроцессор 2 для дальнейшей обработки.

Таким образом, передатчик последовательного порта 1 ведущего микропроцессора всегда согласован в работе с приемником последовательного порта 2 ведомого микропроцессора, так же как буферы системных шин обеих портов согласованы в этой работе. При достижении этой согласованности порты синхронно с одинаковой тактовой частотой сигналов TxС и RxС совершают обмен информацией по перекрестным каналам TD и RD.

Структура информационног кадра при передаче по каналам каналам TD и RD выглядит следующим образом. (рис.23).

Рис. 23. Структура кадра передачи инфромации по каналам последовательной связи.

Информация в линии связи передается побитно. В период паузы в линии связи всегда устанавливается уровень логической единицы, что снижает в этот период вероятность появления помех. Признаком начала передачи данных является переход сигнала в течение периода одного такта с высокого уровня на низкий. Такой информационный импульс называется стартовым битом, после которого следует последовательная совокупность битов данных информационного сигнала (обычно по числу импульсов кратному восьми). В конце информационных битов следует бит проверки четности, за которым следуют стоповые биты, фиксирующие конец кадра передачи данных. После этого в линии связи вновь наступает период паузы.