Описание лабораторных установок

 

Виртуальные лабораторные установки каналов связи с демодуляторами ЧМ-сигналов когерентного и некогерентного типов, а также с когерентным демодулятором ФМ-сигналов выполнены в программной среде Electronics Workbench Version 5.0c.

Схема измерения помехоустойчивости при оптимальном когерентном приеме ЧМ сигналов приведена на рис. 4.1.

 

Рис. 4.1. Схема установки для изучения когерентного ЧМ-демодулятора

 

Информационный цифровой сигнал (меандр f = 1 кГц), источником которого является генератор G2, поступает на входы аналоговых перемножителей DA1 и DA2, причем на вход DA1 - без преобразований, а на вход DA2 - через инвертор DD1. Таким образом, на входах перемножителей формируются парафазные сигналы, каждый из которых модулирует свою несущую. Генераторы несущих частот G1 и G3 формируют гармонические сигналы с частотами f₁ = 10 кГц (соответствует «1») и f₂ = 20 кГц (соответствует «0»). Процесс модуляции заканчивается сложением выходных сигналов перемножителей в сумматоре DA3.

Генератор gener является источником случайного сигнала с нормальным

законом распределения. В сумматоре DA5, имитирующем канал связи, полу-

ченный модулированный сигнал складывается с помехой, уровень которой определяется переменным резистором R1 (значение в процентах устанавливается на латинской клавиатуре клавишами «R» и «Shift + R»).

Демодулятор состоит из двух идентичных ветвей, каждая из которых содержит аналоговый перемножитель (DA4 и DA6), в котором принимаемый искаженный сигнал перемножается с эталонным сигналом несущей и стробируемого интегратора (элементы R и С). Сброс интеграторов осуществляется при подаче на базы транзисторов коротких импульсов положительной полярности. Данные импульсы формируются в конце каждого бита генератором int.

Результаты обработки ветвей поступают на решающее устройство – компаратор DA7, сравнивающий напряжения интеграторов между собой. В состав блока обнаружения ошибок входит схема неравнозначности DD2, которая сравнивает принятый и переданный биты в конце каждого битового интервала (необходимое стробирование обеспечивается задающим генератором ru и схемой логического умножения DD3) и по результатам сравнения выдает сигнал об ошибке. Количество битовых ошибок подсчитывается трехразрядным десятичным счетчиком CT и отображается на индикаторах.

Схема для измерения помехоустойчивости при оптимальном некогерентном приеме ЧМ-сигналов приведена на рис. 4.2.

Рис. 4.2. Схема установки для изучения некогерентного

ЧМ-демодулятора

Различие схем для изучения когерентного и некогерентного ЧМ-модулятора состоит в следующем. После формирования ЧМ-сигналов аддитивная смесь поступает на полосовые оптимальные фильтры, настроенные на несущие частоты 10 и 20 кГц. После этого выделенные сигналы поступают на операционные усилители, включенные по схеме повторителей, и затем – на амплитудные детекторы. После этого происходит сравнение сигналов и принятие решения по предыдущему принципу.

Схема моделирования канала связи при оптимальном когерентном приеме ФМ-сигналов приведена на рис. 4.3.

Рис. 4.3. Схема исследования ФМ-демодулятора

 

Информационный цифровой сигнал (меандр f = 1 кГц), источником которого является генератор G2, поступает на входы аналоговых перемножителей DA1 и DA3, причем на вход DA1 – без преобразований, а на вход DA3 – через инвертор DD1.

Таким образом, на входах перемножителей формируются парафазные сигналы, каждый из которых модулирует свою несущую. Генераторы несущих частот G1 и G3 формируют сдвинутые друг относительно друга гармонические сигналы с частотой f₁ = f₂ = 10 кГц. Процесс модуляции заканчивается сложением выходных сигналов перемножителей в сумматоре DA2.

Генератор gener является источником случайного сигнала с нормальным законом распределения. В сумматоре DA4, имитирующем канал связи, полученный модулированный сигнал складывается с помехой, уровень которой определяется переменным резистором R1 (значение в процентах устанавливается на латинской клавиатуре клавишами «R» и «Shift + R»).

Демодулятор состоит из аналогового перемножителя DA5, в котором принимаемый искаженный сигнал перемножается с эталонным сигналом несущей 10кГц, стробируемого интегратора, выполненного на элементах R и С и решающего устройства – дискриминатора полярности (компаратора) DA6, сравнивающего результат интегрирования с нулевым потенциалом. Стробирование интегратора (разряд конденсатора) осуществляется генератором int.

В состав блока обнаружения ошибок входит схема неравнозначности DD2, которая сравнивает принятый и переданный биты в конце каждого битового интервала и по результатам сравнения выдает сигнал об ошибке. Необходимое стробирование обеспечивается задающим генератором ru и схемой логического умножения DD3. Количество битовых ошибок подсчитывается двухразрядным десятичным счетчиком CT и отображается на индикаторах.