Условия возникновения выбросов

 

СИТУАЦИИ РИСКА В ЛОГИЧЕСКИХ СХЕМАХ

Введение

Во многих случаях неправильная работа реальных логических схем может объясняться наличием с них ситуаций риска, поэтому для разработчика логических схем необходимо иметь ясное представление о причинах появления таких ситуаций и знать об их влиянии на работу схем.

Существует три типа риска в логических схемах:

а) статический риск;

б) динамический риск;

в) существенный риск.

Статический и динамический риск может возникнуть в комбинационных, а также в асинхронных схемах, реализованных на логических элементах. Существенный риск может возникать только в асинхронных схемах.

В этой главе описываются случаи появления ситуаций риска в логических схемах, а также излагаются методы их обнаружения. Кроме этого, приводятся методы проектирования, позволяющие избавляться от ситуаций риска.

 

Явления временной задержки в логических элементах

Если в комбинационной схеме в качестве инвертора используется двухвходовый логический элемент И-НЕ, как показано на рис. 11.1, то между требуемым изменением на выходе и вызывающим его изменением на входе существует конечная временная задержка t _g. Это показано на временных диаграммах, из которых видно, что в результате изменения А от 0 до 1 изменение А от 1 до 0 происходит на t _g секунд позднее. Аналогично этому, при изменении А от 1 до 0 соответствующее изменение А от 0 до 1 осуществится также на t _g позднее.

Условия возникновения выбросов

Если, как показано па рис. 11.2, на входы элемента И подаются одновременно сигнал А и его отрицание , полученное при помощи логического элемента И-НЕ, изображенного на рис. 11.1, то по правилам алгебры логики сигнал на его выходе должен быть равен . Однако, как можно видеть на временных диаграммах, в течение интервалов времени, отмеченных штриховкой, А и одновременно равны 1, так что в это время выходной сигнал . Выходная функция этого элемента, равная , состоит из серии положительных выбросов, возникающих при изменении А от 0 до 1 и имеющих длительность в t _g с. Это явление, безусловно, объясняется временной задержкой логического инвертора, показанного на рис. 11.1.

 

Схему, в которой возможна генерация сигнала , называют схемой со статическим нулевым риском (0-риском), поскольку выходной сигнал, который должен быть все время равен логическому «0», в короткие временные интервалы устанавливается в «1».

В другом случае, если сигналы А и поступают на входы двухвходового элемента ИЛИ, как показано на рис. 11.3, то на выходе элемента появится функция , которая в соответствии с алгеброй логики должна быть равна логической «1». Расположение импульсов А и на рис. 11.3 показывает, что в течение временных периодов, соответствующих заштрихованным частям рисунка, оба они одновременно равны «0». В течение этих заштрихованных интервалов, имеющих небольшую продолжительность, выходной сигнал равен логическому «0». В таком случае говорят, что схема имеет статический единичный риск (1-риск). так как сигнал на ее выходе, равный в нормальном состоянии «1», на короткие периоды времени переходит в логический «0». Следует отметить, что для элемента ИЛИ отрицательные выбросы появляются в моменты, когда А изменяется от 1 до 0.

Возникновение выбросов на выходах элементов И-НЕ ИЛИ-НЕ показано на рис. 11.4. Отрицательные выбросы генерируются элементом И-НЕ в момент перехода А из 0 в 1. Схема имеет статический 1-риск. В схеме ИЛИ-НЕ генерируются положительные выбросы во время переходов А из 1 в 0. Эта схема имеет статический 0-риск.

11.4. Возникновение ситуаций статического риска в комбинационных схемах

При изменении входных сигналов комбинационной схемы на ее выходе могут возникнуть выбросы. Они появляются из-за того, что на различных путях прохождения сигналов через схему от входа к ее выходу могут возникать различные временные задержки. Например, булева функция вида

может быть реализована с помощью изображенной на рис. 11.5 схемы из элементов И-НЕ. Сигналы через эту схему проходят по двум путям: первый - через элементы g ₁, g ₂ и g ₃ и второй - через g ₄ и g ₃. Если считать, что все элементы имеют одинаковую временную задержку, равную t_g с, то очевидно, что задержка, возникающая на первом пути, больше задержки на втором.

На рис. 11.5 показаны изменения, происходящие в схеме при условии, что В = 1 и С = 1, а А изменяется от 1 до 0. В случае указанного изменения сигнала А выход элемента g ₄ изменяется от 0 до 1 и вызывает изменение выхода элемента g ₃ от 1 до 0. На другом пути через схему сначала происходит изменение на выходе элемента g ₁ от 0 до 1, вследствие которого изменяется выходной сигнал у элемента g ₂ от 1 до 0, что приводит к изменению сигнала на выходе элементе g ₃ от 0 до 1. Поскольку путь через g ₄ и g ₃ имеет меньшее время задержки, очевидно, что сигнал, проходящий поэтому пути, попадет на выход схемы раньше сигнала, распространяющегося по пути g ₁, g ₂, g ₃ .

Поскольку было принято, что В = 1 и С = 1, уравнение схемы упрощается до выражения и при этом появляется вероятность возникновения статического 1-риска. Временная диаграмма, изображенная на рис. 11.5, показывает, что в выбранном примере в течение короткого периода времени, следующего за моментом изменения А из 1 в 0, сигналы А и равны одновременно 0 и, следовательно, . Поэтому в начале этого интервале времени сигнал изменяется из 1 в 0, возвращаясь назад, когда изменяется из 0 в 1. Схема генерирует статический 1-риск. На рис. 11.5 показано возникновение отрицательных выбросов. Наличие их подтверждает полученный в результате изучения структуры схемы вывод, заключающийся в том, что последовательность переходов выходного сигнала имеет вид 1 ® 0 ® 1. Функция, двойственная к функции , имеет вид

.

На рис. 11.6 показано, как можно реализовать это равенство с помощью элементов ИЛИ-НЕ. При условии, что В = 0 и С = О уравнение этой схемы упрощается до вида . Если можно выполнить такое упрощение, появляется вероятность статического 0-риска для схемы, реализующей уравнение . Сразу после изменения А из 0 в 1 сигналы А и одновременно равны 1 и, следовательно, . Это значение остается до тех пор, пока сигнал А не станет равным 0 и вновь не восстановится значение равное 0.

 

Изменения сигналов в схеме также показаны на рис. 11.6 при условии, что В = С = 0, а сигнал А изменяется из 0 в 1. Если все элементы схемы имеют одинаковую временную задержку, равную t _g, то путь g ₄, g ₃ имеет минимальное время задержки, и изменение А от 0 до 1 достигнет выхода по этому пути быстрее, чем по пути g ₁, g ₂, g ₃, что приведет к изменению на выходе от 0 до 1. Когда то же самое изменение сигнала А попадет на выход схемы по другому пути, то выходной сигнал станет равен 0.