Отношение сигнал/шум и динамический диапазон

Несмотря на то, что погрешность квантования обычно пренебрежимо мала, на практике необходимо всегда стремиться к тому, чтобы диапазон изменений исходного непрерывного процесса занимал возможно большую часть шкалы квантования.

В связи с этим следует отметить, что качество многих устройств и систем обработки обычно характеризуют величиной их динамического диапазона. Она равна отношению уровней наибольшего сигнала, не вызывающего нелинейных искажений, и наименьшего сигнала, различимого в собственных шумах системы. Таким образом, величина динамического диапазона будет определяться максимальным значением отношения сигнал/шум (ОСШ), когда шум является аддитивным и стационарным.

В свою очередь, динамический диапазон и допустимый уровень шума квантования будут определять разрядность кодовых слов. Определим отношение сигнал/шум квантования выражением:

(3.25)

где - среднее квадратическое значение преобразуемого сигнала, - среднее квадратическое значение шума квантования.

После несложных вычислений будем иметь

(3.28)

Как видно из последнего выражения, добавление одного разряда в кодовом слове АЦП улучшает отношение сигнал/шум на 6 дБ. Причем, это соотношение справедливо при следующих предположениях:

1) справедлива простая статистическая модель шума квантования, т.е. он является стационарным белым шумом, некоррелированным с входным сигналом и имеющим равномерное распределение в любом интервале квантования;

2) диапазон квантования установлен таким образом, что он превышает размах сигнала и, следовательно, диапазон квантования используется полностью, и в то же время количество отсчетов, не попадающих в него, достаточно мало.

Чтобы поддержать погрешность квантования на приемлемом уровне, необходимо выбирать значительно больше уровней квантования, чем это следует из предварительного анализа. В большинстве случаев при обработке сигналов число двоичных разрядов АЦП выбирают равным 10-12 и более.

36. Способы реализации алгоритмов и систем ЦОС. Понятие реального времени обработки.

Определение реаль­ного времени зависит от конкретной задачи и связано с объемом вычисле­ний алгоритма, точностью вычислений и частотой дискретизации (периода дискретизации). Пусть Dt – период дискретизации (рисунок 3.16), tа — время выполнения алгоритма:

(3.44)

Определение. Говорят, что цифровая система работает в реальном времени, если время выполнения алгоритма t_а не превышает интервала дискретизации Dt. Это означает, что остается еще некоторый запас времени, обычно называе­мый временем ожидания t_ож. Найти время выполнения алгоритма можно, если известно время выполнения элементарной (одноцикловой) команды t_к, называемое командным циклом, и количество командных циклов N_а, необходимое для выполнения алгоритма (это можно определить в процессе отладки). Тогда: t_a = t_kN_a,; t_ож = Dt - t_а

Вычисление отсчета последовательности в рекур­сивной системе происходит за время, не превышающее интервала дискрети­зации.

 

37. Особенности ЦОС, влияющие на элементную базу, ориентированной на реализацию цифровых систем обработки сигналов.

Ниже дается краткая характеристика особенностей и основных свойств ЦОС.

1. Высокая скорость поступления данных. Например, пусть отсчеты аудио­сигнала поступают в устройство обработки со скоростью от 8000 до 20 000 отсчетов в секунду, каждый из которых может содержать от 8 до 16 би­т (в зависимости от разрядности АЦП). Отсчеты согласно выбранному алгоритму преобразуются в кадры, параметры которых и скорость в кана­ле связи приведены в таблице 3.1. Ясно, что чем больше бит содержит кадр и чем меньше его длительность, тем естественнее звучит синтезируемый на приеме сигнал.

Скорость обработки данных определяется производительностью процес­сора, которая выражается количеством миллионов условных одноцикловых команд, выполняемых в секунду: в MIPS(Million Instructions Per Second) для процессоров с фиксированной точкой (ФТ) и в MFLOPS (Million Float Operations Per Second) для процессоров с плавающей точкой (ПТ).

Производительность, выражаемая в МIРS (MFLOPS), является пиковой, т. е. предельно возможной для данного процессора. Реальная производительность может быть значительно меньшей, и поэтому ее оценивают временем выпол­нения стандартных алгоритмов; в частности, временем выполнения 1024-точечного БПФ.

 

Таблица 3.1 – Параметры кадров речепреобразующих устройств

Длина кадра (бит)	Длительность кадра (мкс)	Скорость в канале (бит/с)
	22,5

 

Другой способ определения реальной производительности, называемый ВDTImark, состоит в тестировании ПЦОС на группе специальных задач. Результат тестирования выражается в относительных условных единицах: чем выше производительность, тем большим количеством единиц оценивается процессор.

2. Широкий диапазон изменения значений входных/выходных данных. Обычно диапазон данных составляет 40—80 дБ, а в радиоприемных устройствах может доходить до 100 дБ. Следовательно, в ряде случаев необходимо иметь такую элементную базу, которая обеспечивала бы организацию об­работки данных большой разрядности. Если учесть, что один бит соот­ветствует» 6 дБ, то разрядность регистров сомножителей при различных диапазонах обязана быть такой, как указано в таблице 3.2, а регистры произведений должны иметь удвоенную разрядность.

Динамический диапазон данных определяется в первую очередь разрядно­стью АЦП, которая на современном этапе может достигать 20—24 бит, т. е. предел динамического диапазона по АЦП составляет около 120—144 дБ. В дейст­вительности за счет эффектов квантования динамический диапазон оказы­вается несколько меньшим, нежели при указанной в таблице 3.2 разрядности.

Разрядность в 7—10 бит вполне удовлетворяет контроллеры, исполь­зуемые в системах управления. Для систем обработки речи и звука ми­нимально допустимой является разрядность в 13—14 бит.

Динамический диапазон, точность вычислений и мощность собственного шума цифровой цепи зависят не только от разрядности, но и типа ариф­метики — с фиксированной точкой (ФТ) или с плавающей точкой (ПТ).

Таблица 3.2 – Динамический диапазон и разрядность

Динамический диапазон (дБ)	Разрядность регистров сомножителей	Разрядность регистра произведения

3. Большое количество операций сложения, умножения и логических операций Как указывалось выше, эти операции требуются для вычисления одного выход­ного отсчета. Кроме того, все виды сложной обработки могут быть представ­лены композицией рассмотренных выше операторов: свертки, рекурсии, ДПФ, нелинейных и логических преобразований. Отсюда следует, что элементная база должна быть ориентирована на быстрое выполнение таких опе­раторов. В частности, должно быть организовано аппаратное умножение с накоплением (сложение локальных произведений) и создана большая память данных и память программ с удобным и быстрым доступом к ним.

4. Необходимость обеспечения гибкости и перестройки цифровых систем об­работки сигналов, что связано с изменением разнообразных параметров, коэффициентов и данных в регулируемых и адаптивных системах. Имен­но адаптивные системы находят все большее применение в телекомму­никации, например, для подавления эхо-сигналов разнообразной природы, коррек­ции модемов (устранение сдвига частоты и дрожания фазы — джиггера), коррекции характеристик канала связи, построения вокодеров с линей­ным предсказанием и т. д.

5. Параллелизм алгоритмов, проявляющийся в том, что для каждого набора входных данных выполняются такие действия, которые могут совмещаться по времени.

6. Регулярность алгоритмов, т. е. повторяемость отдельных операций. Ти­пичными примерами являются операция "бабочка" в БПФ и алгоритм Горнера для вычисления полиномов. Наиболее полно программным требованиям удовлетворяют специализированные процессоры цифровой обработки сигналов (ПЦОС).

38. Общие свойства процессоров цифровой обработки сигналов и особенности их архитектуры.

Можно выделить следующие основные свойства ПЦОС, обеспечивающие эффективную реализацию алгоритмов ЦОС:

- быстрое выполнение типовых операций ЦОС;

- аппаратная реализация комплексной операции умножения с накоплени­ем (суммирование локальных произведений);

- применение арифметики с фиксированной и плавающей точкой (запятой) с различной разрядностью;

- параллельное выполнение отдельных частей алгоритма, которое достига­ется аппаратной реализацией ряда типовых алгоритмов;

- большая внутрикристальная память данных и память программ;

- разнообразие режимов адресации применительно к различным задачам: ор­ганизация буферов, поддержка двоично-инверсной адресации в БПФ и т. д.;

- обработка в реальном времени данных, поступающих с высокой скоростью;

- наличие внутрикристальной периферии (последовательных и параллель­ных интерфейсов, портов ввода/вывода, таймеров);

- малое время обращения к элементам внешней периферии.

Процессоры ЦОС для удобства можно разделить на два обширных класса: универсальные и специализированные. В число распространенных процессоров ЦОС входят, например, такие устройства с фиксированной точкой (запятой), как TMS320С54х от Texas Instruments и DSP563x Motorola, и такие устройства с плавающей запятой, как TMS320C4x (Texas Instruments) и ADSP21xxx SHARC(Analog Devices).

Существует два типа специализированных устройств:

1.Аппаратное обеспечение, разработанное для эффективного выполнения специальных алгоритмов ЦОС, таких, как цифровая фильтрация и быстрое преобразование Фурье. Устройства данного типа иногда называют алгоритмическими процессорами ЦОС.

 

Таблица 3.6 – Общие свойства ПЦОС

Свойства	Применение
Быстрое умножение с накоплением	Большинство алгоритмов ЦОС (фильтрация, преобразова­ния, спектральный анализ, нелинейная обработка и т. д.) содержат операции сложения и умножения
Архитектура с парал­лельным доступом к памяти	Увеличение производительности, поскольку многие опера­ции ЦОС, работающие с большими объемами данных, тре­буют чтения команд программы и многократного обраще­ния к данным во время каждого командного цикла
Режимы специальной адресации	Эффективная поддержка массивов данных и буферов типа PIРО ("первым вошел — первым вышел")
Управление специ­альными программами	Эффективное управление циклами в многоитеративных алгоритмах ЦОС; быстрое прерывание, поддерживающее часто повторяемые команды типа ввода/вывода
Внутрикристальная периферия и интер­фейсы ввода/вывода	Внутрикристальная периферия, включающая в себя разно­образные устройства (компандеры, кодеки, таймеры, ин­терфейсы ввода/вывода, приспособленные к внешней пе­риферии общего назначения и др.), позволяет разра­батывать компактные системы малой стоимости

 

2. Аппаратное обеспечение, разработанные для специального приложения, например, в сфере контроля, телекоммуникаций или цифрового аудио. Устройства данного типа иногда называют процессорами ЦОС специального назначения (специализированными).

Все универсальные и специализированные процессоры можно построить с помощью отдельных чипов или блоков умножений, АЛУ, ячеек памяти и т.д.

Общие принципы построения ПЦОС и особенности их архитектуры Термин «архитектура» обычно используется для описания состава, прин­ципа действия, конфигурации и взаимного соединения основных узлов вы­числительной системы. Этот термин включает в себя также изложение воз­можностей программирования, форматов данных, системы команд, способов адресации и т. д. Таким образом, термин "архитектура" относится как к аппа­ратным средствам или программному обеспечению, так и к их комбинации.

На рис. 3.7 приведена общая аппаратная архитектура процессора ПЦОС, подходящая для цифровой обработки сигналов в реальном времени. Она характеризуется следующими особенностями:

 

1. Многошинная структура с раздельной памятью для данных и инструкций программы. Обычно память для хранения данных содержит входные данные, промежуточные значения и выходные выборки, а также фиксированные коэффициенты, например, для цифровой фильтрации или БПФ. Команды программы хранятся в специально отведённых ячейках памяти.

2. Порт ввода-вывода позволяет обмениваться данными с внешними устройствами (АЦП, ЦАП) или передавать цифровые данные другим процессорам. Прямой доступ к памяти (ПДП), если он есть, позволяет быстро обмениваться блоками данных с памятью (ОЗУ) для хранения данных, причём обычно это происходит под внешним управлением.

3. Арифметические устройства для логических и арифметических операций, в число которых входят АЛУ, аппаратные умножители и схемы сдвига (умножители-накопители).

Такая архитектура наиболее приемлема, так как большинство алгоритмов ЦОС (фильтрация, корреляция, преобразование Фурье) включают повторяющие арифметические операции, такие, как умножение, сложение, обращение к памяти и интенсивная передача данных через центральный процессор. Архитектура стандартных микропроцессоров не предназначена для этих целей. При разработке аппаратуры ЦОС важно оптимизировать под операции цифровой обработки сигналов и аппаратную архитектуру, и систему команд. В процессорах ЦОС для этого широко используется концепция параллелизма. В частности применяются следующие средства:

- гарвардская структура;

- конвейерная обработка;

- быстрые специализированные аппаратные умножители-накопители;

- специальные команды, предназначенные для ЦОС;

- дублирование;

- встроенная кэш-память;

- расширенный параллелизм – векторная архитектура (SIMD) архитектура с командными словами сверхбольшой длинны (VLIW) и статическая суперскалярная обработка.

39. Архитектура Фон Неймана и гарвардская архитектура в ПЦОС. Преимущества и недостатки.

В традиционных микропроцессорах используется фоннеймановская архитектура, названная так по имени архитектора математика Джона фон Неймана (1903-1957 гг.). Эта архитектура содержит единственный блок памяти, в котором храняться команды и данные, и общую шину для передачи данных и команд в центральный процессор и от него. Умножение чисел в этом случае требует по меньшей мере трех тактов: по одному на пересылку каждого из двух чисел в ЦП, и одного – для передачи команды. Здесь не учитывается время на пересылку результата обратно в память, так как предполагается, что он остаётся в ЦП для следующих преобразований. Фоннеймановская архитектура вполне вполне подходит в том случае, когда все действия могут выполняться последовательно. Большинство компьютеров общего назначения фактически построены по архитектуре вон Неймана.

Рис. Архитектура Фон Неймана (один модуль памяти):

 

ША – шина адреса; ШД – шина данных; ЦП – центральный процессор

Иная архитектура применяется только тогда, когда необходима очень быстрая обработка. Таким требованиям отвечает гарвардская архитектура. Данная архитектура получила свое название благодаря разработкам, выполненным в 1940^-х годах в Гарвардском университете под руководством Г. Айкена (1900-1973 гг.).

 

Рис. Гарвардская архитектура (два модуля памяти):

ША – шина адреса; ШД – шина данных;

ПД –памяти данных; ПП –памяти программ;

ЦП – центральный процессор

Данные и код программы здесь хранятся в различных блоках памяти, и доступ к ним осуществляется по отдельным шинам. Так как шины работают независимо, то выборка команд программы и данных из памяти может осуществляться одновременно, повышая тем самым скорость обработки. При этом для выполнения операции MAC требуется два таких такта работы процессора. Реально за счет дополнительных мер почти время выполнения операции MAC сводиться к одному такту.

Недостатком базовой гарвардской архитектуры является то, что шина памяти данных занята больше, чем шина памяти программ. При перемножении двух чисел два двоичных значения (числа) должны поступить в центральный процессор (ЦП) по шине данных и только одно двоичное значение (команда) загружается по шине программ. Для улучшения ситуации можно переместить часть данных (чисел) в память программ. Например, можно разместить в памяти программ коэффициенты фильтра, а отсчеты входного сигнала по-прежнему записывать в память данных. На первый взгляд ситуация нисколько не улучшилась. Теперь необходимо передавать одно значение по шине данных (отсчет входного сигнала) и два значения по шине команд (команду и коэфициент). Если бы выполнялась случайная последовательность команд, то это было бы действительно так.

Однако известно, что алгоритмы ЦОС в общем случае основное время обработки тратят на выполнение циклов. Цикл же подразумевает, что из памяти программ в ЦП поступают одни и те же команды. Используя этот факт, можно дополнить ЦП кэш-памятью программ. Это память малого объема, предназначенная для хранения команд программы в ядре процессора. Она уменьшает количество извлеченных инструкций из памяти программ, ускоряя таким образом работу процессора.

Такая архитектура, содержащая кэш-память команд, где и команды и данные могут храниться в памяти программ, получила название модифицированной гарвардской архитектуры

Рис. 3.25. Модифицированная гарвардская архитектура (два модуля памяти и кэш-память)

 

Модифицированная гарвардская архитектура дополненная контроллером ввода/вывода, известна под названием супергарвардскаяархитектура. Этот термин был введен фирмой Analog Devices для описания работы цифровых сигнальных процессоров семейств. ЦСП, построенные по такой архитектура назвали SHARC, что является сокращением от слов S uper H arvard ARC hitecture. Архитектура ЦСП семейства SHARC для улучшения их производительности оптимизирована по многим направлениям, однако два из них играют особую роль – это наличие кэш-памяти команд и контроллера ввода/вывода, соединенного с памятью данных и организующего ввод сигналов в систему и вывод из нее. В частности, для обмена данными с внешними устройствами ЦСП семейства SHARC содержат и параллельный и последовательный порты, обеспечивающие очень высокую скорость передачи данных. Способность поддерживать высокоскоростной интерфейс ввода/вывода является ключевой особенностью таких ЦСП. Так как главная задача цифрового процессора – загрузить входные данные, выполнить необходимые систематические преобразования и вывести результат, прежде чем на входе системы появится следующий отсчет.

40. Универсальные процессоры ЦОС. Общая характеристика процессоров с фиксированной и плавающей точкой (запятой).

Универсальные процессоры ЦОС – это высокоскоростные микропроцессоры с гарвардской архитектурой и наборами команд, оптимизированных под операции ЦОС. В данных процессорах выполнение трудоёмких операций (сдвиг-масштабирование, умножение и т.д.) облегчается за счёт интенсивного использования гарвардской архитектуры, конвейерной обработки и специализированного аппаратного обеспечения. Снижению времени выполнения команд, увеличению тактовой частоты и, что более важно, усложнению аппаратных и программных архитектур. В настоящее время обычным является наличие специализированных встроенных арифметических аппаратных устройств (например, для поддержки быстрых операций умножения-накопления), большой встроенной памяти с множественным доступом и специальных команд для эффективного выполнения операций ЦОС во внутреннем ядре. Следует отметить также тенденцию к увеличению размера слова (например, для поддержания качества сигнала) и более интенсивному использованию параллелизма.

Процессоры с фиксированной (ФТ) и плавающей (ПТ) точкой отличаются способностью обрабатывать сигналы и данные, использующие соответствующие формы их представления. При этом следует иметь в виду, что все процессоры с ПТ имеют набор команд и для обработки данных с ФТ, т.е. в этом смысле являются универсальными.

Следует отметить, что в процессорах с ФТ всегда можно организовать обработку данных с ПТ, но только программным способом. Соответствующие программы преобразования и обработки данных требуют достаточно много времени для их выполнения.

Основные отличия процессоров с ФТ и ПТ заключаются в следующем:

1. Функциональные модули, выполняющие арифметические операции умножения, в процессорах с ПТ по сравнению с ПЦОС с ФТ гораздо сложнее, так как алгоритмы выполнения операций над числами с фиксированной и плавающей точкой существенно отличаются.

2. Процессоры с ПТ имеют более разнообразные типы представления данных, системы команд для обработки данных как с ФТ, так и ПТ и их взаимного преобразования.

3. Разрядность внутреннего представления данных в процессорах с ПТ как правило составляет 32 разряда. В некоторых ПЦОС возможно использование укороченной формы представления.

Однако для многих применений это окупается большими преимуществами, основными из которых являются следующие:

1. При использовании 32 разрядов с ПТ существенно повышается точность внутреннего представления данных.

2. Существенно расширяется возможный динамический диапазон обрабатываемых сигналов и данных (отношение максимально возможного к минимально возможному значению сигнала) и, следовательно, отношение сигнал/шум значительно лучше.

3. При использовании процессоров с ПТ отсутствует необходимость масштабирования данных для исключения эффектов переполнения при выполнении различных операций и, в первую очередь, операций накопления.

4. Большое разнообразие типов данных и особенно данные с ПТ приводит к тому, что архитектура ПЦОС с ПТ становится более дружественной для компиляторов с языка С. Это обстоятельство позволяет получить более эффективные программы при использовании языков высокого уровня.